摘 要: SDRAM以其高速和大容量的優(yōu)點(diǎn)獲得了極大的應(yīng)用,但是其接口與目前廣泛應(yīng)用的微處理器系統(tǒng)不兼容,介紹了用VHDL語(yǔ)言實(shí)現(xiàn)的SDRAM與RAM之間的接口控制電路,從而將SDRAM應(yīng)用到微處理器系統(tǒng)中。
關(guān)鍵詞: RAM SDRAM VHDL 微處理器
RAM(隨機(jī)存取存儲(chǔ)器)是一種在電子系統(tǒng)中應(yīng)用廣泛的器件,通常用于數(shù)據(jù)和程序的緩存。隨著半導(dǎo)體工業(yè)的發(fā)展,RAM獲得了飛速的發(fā)展,從RAM、DRAM(Dynamic RAM,即動(dòng)態(tài)RAM)發(fā)展到SDRAM(Synchronous Dynamic RAM,即同步動(dòng)態(tài)RAM),RAM的容量越來(lái)越大、速度越來(lái)越高,可以說(shuō)存儲(chǔ)器的容量和速度已經(jīng)成為半導(dǎo)體工業(yè)水平的標(biāo)志。
1 任務(wù)背景
SDRAM具有大容量和高速的優(yōu)點(diǎn),目前其存取速度可以達(dá)到100~133MHz,單片容量可以達(dá)到64Mbit或更高,因此在需要高速、大容量存儲(chǔ)器的系統(tǒng)中得到廣泛應(yīng)用,如應(yīng)用在目前的計(jì)算機(jī)內(nèi)存中。但是SDRAM的控制比較復(fù)雜,其接口不能直接與目前廣泛應(yīng)用的普通微處理器(例如MCS-51系列、Motorola 68000系列)連接,這樣就限制了SDRAM在微處理器系統(tǒng)中的應(yīng)用。
我們的任務(wù)是設(shè)計(jì)一個(gè)通用微處理器,它要具有語(yǔ)音、數(shù)據(jù)、圖像等多種處理功能,并具有RS232、USB等多種接口,另外由于多個(gè)通道的數(shù)據(jù)都需要進(jìn)行緩存和處理,因此高速大容量的緩存是此系統(tǒng)必須的,所以選用了SDRAM作為緩存器件。來(lái)自多個(gè)輸入通道的數(shù)據(jù)在采集后需要暫時(shí)存儲(chǔ)在SDRAM中,處理后的數(shù)據(jù)也需要存儲(chǔ)在SDRAM中,再輸出到輸出通道中。在SDRAM與多個(gè)輸入輸出通道之間,采用多個(gè)雙口RAM作為接口器件。輸入通道采集的數(shù)據(jù)首先存儲(chǔ)在雙口RAM中,采集滿后,通過(guò)若干條指令將RAM中的數(shù)據(jù)轉(zhuǎn)移到SDRAM中的一定位置中,將SDRAM中的數(shù)據(jù)轉(zhuǎn)移到RAM中也只需要若干條指令來(lái)完成。這樣通過(guò)幾條指令來(lái)設(shè)置RAM起始地址、SDRAM起始地址、傳送數(shù)據(jù)長(zhǎng)度、傳送數(shù)據(jù)方向之后,SDRAM與RAM之間數(shù)據(jù)傳送就完全可以通過(guò)硬件實(shí)現(xiàn),不必占用微處理器的指令時(shí)間。
2 SDRAM簡(jiǎn)介
SDRAM具有多種工作模式,內(nèi)部操作是一個(gè)非常復(fù)雜的狀態(tài)機(jī)。SDRAM的管腳分為以下幾類:
(1) 控制信號(hào):包括片選、時(shí)鐘、時(shí)鐘有效、行/列地址選擇、讀寫選擇、數(shù)據(jù)有效;
(2) 地址:時(shí)分復(fù)用管腳,根據(jù)行/列地址選擇管腳控制輸入地址為行地址或列地址;
(3) 數(shù)據(jù):雙向管腳,受數(shù)據(jù)有效控制;
根據(jù)控制信號(hào)和地址輸入,SDRAM包括多種輸入命令:① 模式寄存器設(shè)置命令;② 激活命令;③ 預(yù)充命令;④寫命令;⑤ 讀命令;⑥自動(dòng)刷新命令;⑦ 自我刷新命令;⑧突發(fā)停止命令;⑨ 空操作命令。
根據(jù)輸入命令,SDRAM狀態(tài)在內(nèi)部狀態(tài)間轉(zhuǎn)移。內(nèi)部狀態(tài)包括:①模式寄存器設(shè)置狀態(tài);②激活狀態(tài);③預(yù)充狀態(tài);④寫狀態(tài);⑤讀狀態(tài);⑥自動(dòng)刷新?tīng)顟B(tài);⑦自我刷新?tīng)顟B(tài);⑧節(jié)電狀態(tài)。
3 SDRAM接口狀態(tài)機(jī)設(shè)計(jì)
根據(jù)系統(tǒng)的要求,采用固定型號(hào)SDRAM,我們對(duì)SDRAM的操作進(jìn)行了以下簡(jiǎn)化:
(1)不考慮隨機(jī)存取模式,只采用突發(fā)讀寫數(shù)據(jù)模式,固定突發(fā)數(shù)據(jù)長(zhǎng)度為2;
(2)固定SDRAM讀命令輸入到數(shù)據(jù)輸出延時(shí)時(shí)鐘周期為2;
(3)刷新模式僅采用自我刷新模式,不采用自動(dòng)刷新模式;
(4)SDRAM的初始化、節(jié)電模式由微處理器控制;
(5)SDRAM為16位數(shù)據(jù)總線,RAM為32位數(shù)據(jù)總線,SDRAM進(jìn)行一次突發(fā)操作,RAM進(jìn)行一次讀寫操作,以實(shí)現(xiàn)速度匹配;
(6)SDRAM和RAM讀寫地址采用遞增模式,連續(xù)變化。
簡(jiǎn)化的SDRAM接口狀態(tài)轉(zhuǎn)移圖如圖1所示。其中,初始化、自我刷新、電源關(guān)斷、讀操作、寫操作、預(yù)充等狀態(tài)又分別各由一組子狀態(tài)組成。
為充分利用SDRAM的高速存取特性,讀、寫時(shí)序必須仔細(xì)設(shè)計(jì),應(yīng)基本可以實(shí)現(xiàn)每個(gè)時(shí)鐘周期進(jìn)行一次數(shù)據(jù)存取。
3.1 SDRAM讀操作時(shí)序設(shè)計(jì)
當(dāng)數(shù)據(jù)轉(zhuǎn)移方向?yàn)閺腟DRAM到雙口RAM時(shí),如果SDRAM讀操作行地址未發(fā)生變化,可以滿足每時(shí)鐘周期輸出一次數(shù)據(jù)的高速操作。但是當(dāng)SDRAM行地址發(fā)生變化時(shí),必須返回預(yù)充狀態(tài),由于從SDRAM的讀命令輸入到SDRAM數(shù)據(jù)輸出之間有2個(gè)時(shí)鐘周期的延時(shí),所以判斷下一讀操作的行地址是否發(fā)生變化必須提前兩個(gè)周期判斷。讀操作部分的狀態(tài)轉(zhuǎn)移圖如圖2所示。
3.2 SDRAM寫操作時(shí)序設(shè)計(jì)
當(dāng)數(shù)據(jù)轉(zhuǎn)移方向?yàn)閺碾p口RAM到SDRAM時(shí),如果SDRAM寫操作行地址未發(fā)生變化,可以滿足每時(shí)鐘周期寫入一次數(shù)據(jù)的高速操作。但是當(dāng)SDRAM行地址發(fā)生變化時(shí),必須返回預(yù)充狀態(tài),由于從SDRAM的寫命令輸入到SDRAM數(shù)據(jù)輸入之間沒(méi)有延時(shí),所以判斷下一寫操作的行地址是否發(fā)生變化無(wú)需提前判斷,因此寫操作狀態(tài)轉(zhuǎn)移圖比讀操作部分簡(jiǎn)單。寫操作部分的狀態(tài)轉(zhuǎn)移圖如圖3所示。
在所設(shè)計(jì)的讀、寫操作時(shí)序中,SDRAM地址、數(shù)據(jù)、控制信號(hào)和RAM部分的地址、數(shù)據(jù)、讀寫控制信號(hào)均由有限狀態(tài)機(jī)產(chǎn)生,因此在狀態(tài)轉(zhuǎn)移過(guò)程中還必須仔細(xì)考慮RAM部分輸出控制信號(hào)的時(shí)序關(guān)系。
4 VHDL實(shí)現(xiàn)
硬件描述語(yǔ)言VHDL(Very-h(huán)igh Speed IC Hardware Description Language)是一種應(yīng)用于電路設(shè)計(jì)的高層次描述語(yǔ)言,具有行為級(jí)、寄存器傳輸級(jí)和門級(jí)等多層次描述,并且具有簡(jiǎn)單、易讀、易修改和與工藝無(wú)關(guān)等優(yōu)點(diǎn)。目前VHDL語(yǔ)言已經(jīng)得到多種EDA工具的支持,綜合工具得到迅速發(fā)展,VHDL語(yǔ)言的行為級(jí)綜合也已經(jīng)得到支持和實(shí)現(xiàn),因此利用VHDL語(yǔ)言進(jìn)行電路設(shè)計(jì)可以節(jié)約開(kāi)發(fā)成本,縮短周期。在VHDL語(yǔ)言輸入中也有多種形式,例如可以支持直接由狀態(tài)轉(zhuǎn)移圖生成VHDL語(yǔ)言。因此在設(shè)計(jì)SDRAM狀態(tài)轉(zhuǎn)移圖后,可以直接產(chǎn)生VHDL程序,在功能仿真正確后,可以進(jìn)行綜合、FPGA布局布線和后仿真。
以上介紹了一種應(yīng)用于通用微處理器系統(tǒng)中的SDRAM與雙口RAM之間的數(shù)據(jù)轉(zhuǎn)移接口控制電路,由VHDL語(yǔ)言設(shè)計(jì),用Xilinx公司4000系列FPGA實(shí)現(xiàn),目前該電路硬件實(shí)現(xiàn)和微處理器系統(tǒng)已經(jīng)通過(guò)驗(yàn)證,證明可將SDRAM作為高速、大容量存儲(chǔ)器應(yīng)用在簡(jiǎn)單電子系統(tǒng)中。
參考文獻(xiàn)
1 SDRAM Databook.Samsung Inc.1998
2 DS80C320/DS80C323.Dallas Semiconductor.1997
3 王曉軍.VHDL簡(jiǎn)明教程.北京:清華大學(xué)出版社,1997
4 The programmable Logic Data Book.Xilinx Inc.1999