逻辑信号的长延时电路

2016-07-05 15:37
邏輯信號的長延時電路 如果想要使串行輸入邏輯信號Vt延時輸出，則可以采用如圖所示的電路。此電路采用一片RAM和一片二進制計數(shù)器，二者采用同一時鐘信號CP。在時鐘信號前半周期內(nèi)，計數(shù)器內(nèi)容加1，其輸出作為讀出數(shù)據(jù)的地址。在時鐘信號后半周期內(nèi)，新的輸入內(nèi)容Vf寫入到同一單元，此信號須經(jīng)過td=2n 1Tcp時間才被讀出，此處Tcp為時鐘信號周期。