采樣保持放大器AD9101的基本連接電路

2017-08-04 09:06
采樣保持放大器AD9101的基本連接電路 如圖所示為AD9101的基本連接電路。AD9101內(nèi)置有保持電容CHOLD,采樣保持控制由CLOCK、CLOCK非完成。按基本連接圖的接法,RTN接地則保持放大器增益為4。時鐘輸入“CLOCK輸入”加到模擬器件公司的超快比較器AD96685BR的同相輸入端,Q、Q非輸出后送到AD9100的CLK和CLK非(10、11腳),作為采樣保持控制信號。圖中未標注的電容器均取0.01μF;選擇R1時應以負載電容為準,即考慮短路時負載電容低于6pF的情況發(fā)生。