0  引言

隨著集成電路規(guī)模不斷擴(kuò)大，尤其是芯片系統(tǒng)集成技術(shù)的提出，對(duì)模擬集成電路基本模塊(如A／D、D／A轉(zhuǎn)換器、濾波器以及鎖相環(huán)等電路)提出了更高的精度和速度要求，這也就意味著系統(tǒng)對(duì)其中的基準(zhǔn)源模塊提出了更高的要求。

用于高速高精度ADC的片內(nèi)電壓基準(zhǔn)源不僅要滿足ADC精度和采樣速率的要求，并應(yīng)具有較低的溫度系數(shù)和較高的電源抑制比，此外，隨著低功耗和便攜的要求，ADC也在朝著低壓方向發(fā)展，相應(yīng)的基準(zhǔn)源也要滿足低電源電壓的要求。

本文分析了基準(zhǔn)源對(duì)流水線ADC精度的影響，并建立了相應(yīng)的模型，確定了高速高精度ADC對(duì)電壓基準(zhǔn)源的性能要求。給出了基于1.8 V的低電源電壓，并采用結(jié)構(gòu)簡(jiǎn)單的VBE非線性二階補(bǔ)償帶隙基準(zhǔn)源的核心電路，該補(bǔ)償方式可以實(shí)現(xiàn)較低的溫度系數(shù)，能滿足高速高精度ADC的要求。箝位運(yùn)放采用一種低噪聲兩級(jí)運(yùn)算放大器，該運(yùn)放可提供小于0.02 mV的失調(diào)電壓，因而保證了基準(zhǔn)源的補(bǔ)償精度。為了提高基準(zhǔn)源的電源抑制比，本文除采用常用的共源共柵電流鏡技術(shù)以外，還設(shè)計(jì)了一種簡(jiǎn)單有效的電源抑制比提高電路，從而使得基準(zhǔn)源的電源抑制比有了較大提高。

1  電壓基準(zhǔn)源影響的建模分析

在Pipelined ADC系統(tǒng)中，基準(zhǔn)源的主要作用是為子ADC提供比較電平，同時(shí)為MDAC提供殘差電壓。差分基準(zhǔn)電壓源發(fā)生偏移會(huì)導(dǎo)致子ADC比較電平和MDAC殘差電壓發(fā)生變化。而通過(guò)引入冗余位矯正技術(shù)可大大減小差分基準(zhǔn)電壓源所引起的比較電平變化對(duì)系統(tǒng)指標(biāo)造成的影響，但是，MDAC殘差電壓變化的影響卻無(wú)法消除，系統(tǒng)的轉(zhuǎn)移特性曲線仍將會(huì)發(fā)生變化，從而造成系統(tǒng)指標(biāo)下降。其中基準(zhǔn)電壓源的偏移主要來(lái)源于溫度和電源電壓的影響。

下面分析基準(zhǔn)電壓源溫度漂移特性對(duì)DNL的影響。一般情況下，實(shí)際相鄰輸出與理想相鄰輸出之間的偏差可以表示為：

對(duì)于首級(jí)精度為3.5位的12位ADC，在-40℃～85℃的溫度范圍內(nèi)，對(duì)溫度要求最嚴(yán)格的比較器一般要求基準(zhǔn)電壓源的最大溫漂不超過(guò)(7／8)Vdiff。

根據(jù)下列兩式：

可以得到DNL對(duì)基準(zhǔn)電壓源溫度系數(shù)的要求，即溫度系數(shù)TC≤6.84 ppm／℃。式中，VT0為室溫25℃時(shí)的基準(zhǔn)電壓值。

2電壓基準(zhǔn)源電路結(jié)構(gòu)設(shè)計(jì)

2.1  二階曲率補(bǔ)償技術(shù)

由前文分析可知，12位ADC系統(tǒng)要求溫度系數(shù)應(yīng)小于6.84ppm／K才能達(dá)到12位精度。傳統(tǒng)帶隙基準(zhǔn)源很難達(dá)到這個(gè)要求，因此，本文選用一種如圖1所示的二階曲率補(bǔ)償?shù)碾妷夯鶞?zhǔn)源結(jié)構(gòu)。

如圖1所示，根據(jù)VBE的溫度關(guān)系式：

從(5)式可以看出，VBE與溫度并不是簡(jiǎn)單的線性關(guān)系，最后一項(xiàng)就是非線性項(xiàng)。其中η是與工藝相關(guān)的量。如果發(fā)射極電流是PTAT電流，那么α=1；如果發(fā)射極電流與溫度無(wú)關(guān)，則α=0。圖1中流入Q1、Q2的電流是PTAT電流，故有：

因流入Q3的電流也與溫度無(wú)關(guān)，故有：