1.2 軟 件
1.2.1 接收數據
??? 根據UART協(xié)議,接收到的第一個數據是起始位。在軟件中,起始位會觸發(fā)一個外部中斷。在的中斷服務程序例程" title="例程">例程RXINT0中,定時器0首先被裝入一個時間常數,這個時間常數的定時時間等于半個數據位的延遲時間;然后裝入定時器0的中斷向量表,并允許定時器中斷0,程序返回主程序" title="主程序">主程序,等待定時器0中斷。如果定時器0觸發(fā)中斷,RX-TMR-INT(接收定時器中斷)例程則開始執(zhí)行接收工作。第一個定時時間為半個數據位的時間,CPU在接收位的中間時刻采樣XF1的數據,并且驗證接收到的數據是否為一個低電平。如果驗證正確,表示接收到的數據為一個起始位,就可以接收數據" title="接收數據">接收數據了。在接收數據時,重新裝載定時器0的定時值為一個數據位的時間并且啟動定時器0,程序返回主程序,等待定時器0中斷的到來。
??? 在隨后的定時器0的服務程序中,實現(xiàn)了在接收位的中間時刻采樣接收線的狀態(tài)來得到實際數據。將這些接收到的數據移位到一個存儲器單元中。在第9次中斷時,對接收到的停止位進行驗證。如果正確,軟件執(zhí)行一個陷阱中斷,程序返回到主程序。如果不正確,調用BAD_STOP_BIT子程序進行相應的錯誤處理。接收數據被處理完后,重新允許外部中斷0,等待下一個起始位的到來。
1.2.2 發(fā)送數據
??? 發(fā)送數據例程開始于主程序裝載一個數據到指定的存儲器中,并且調用TX_MAIN例程。在這個例程中,狀態(tài)定時器1的定時時間為一個數據位的時間,重新設置傳輸計數器的值,設置起始位,并且允許定時器1中斷,返回主程序,等待定時器1中斷的到來。只有傳輸計數器的值為0時,主程序才會允許重新裝載下一個需要傳輸的數據到指定的存儲器中。在定時器1的中斷子程序TX_INT中,程序將要傳輸的數據(包含起始位、數據位和停止位)從XF0引腳上移位出去,直到傳輸計數器的值為0。
??? 具體的程序代碼請見參考文獻[1]。
2 使用FPGA實現(xiàn)異步和同步串行接口間的協(xié)議轉換
??? 有許多應用需要使用硬件UART。使用FPGA可以將同步串行口協(xié)議轉換為異步串行口通信協(xié)議。具體的邏輯框圖如圖2所示。

?

??? 系統(tǒng)使用的時鐘為25MHz,FPGA中使用的時鐘來源于C32的H3引腳。通信協(xié)議為:波特率9600bps、一個起始位、一個停止位、沒有奇偶檢驗位。圖3所示為傳輸電路。

?

??? 通過設置傳輸定時器的定時值可以得到需要的9600bps的波特率。傳輸端口被配置為爆發(fā)傳輸模式,它可以產生UART的一個起始位。8個數據位之后的停止位可通過電路來實現(xiàn)。圖4為接收電路圖。

?

??? 當電路檢測到起始位時,接收電路開始工作。起始位的邏輯值為0。延遲電路在起始位的下降沿被激活。延遲電路的設置使數據的采樣發(fā)生在每個數據位的中間時刻,它提高了系統(tǒng)抗噪聲的能力。
3 使用ACE實現(xiàn)UART
??? 微機上最早使用的ACE是8250,16C550是8250的功能升級器件。器件在結構上的最大差別是16C550增加了接收和發(fā)送FIFO,因此器件能夠處于交替工作模式,減輕CPU額外的軟件負擔。在這種模式下,無論是接收還是發(fā)送,在可訪問的緩沖寄存器和不可訪問的移位寄存器之間都增加了16字節(jié)的FIFO(包含放在接收FIFO中的3位錯誤數據字節(jié)),可以使系統(tǒng)負擔最小且系統(tǒng)效率最高,而且所有的邏輯功能都在16C550芯片上完成。TL16C550A有兩個管腳功能(N封裝系列中引腳24和29,FN封裝系列中的27和32)已經被改變,使用這兩個信號可以允許信號使用DMA的方式來傳輸。
??? TL16C550的主要功能為:TL16C550在接收外部器件或MODEM的數據時,完成串行到并行的轉換;在接收CPU的數據時,完成數據的并行到串行的變換,并進行串行發(fā)送。在ACE器件工作的任何狀態(tài)下,CPU可以讀和通報ACE器件的狀態(tài)。通報的狀態(tài)信息包括:傳輸操作正在進行過程中、操作狀態(tài)、遇到了何種錯誤等。TL16C550的內部包含一個可編程的波特率發(fā)生器,波特率為16×內部輸入時鐘頻率,此內部輸入時鐘頻率由輸入的參考基準振蕩器分頻(由波特率分頻寄存器的值決定)得到。TL16C550具有完全的MODEM控制能力。包含一個處理器中斷系統(tǒng),根據用戶的專用需要而設計,在處理通訊連接時,計算量是最小的。TL16C550有兩種封裝形式:N PACKAGE(40腳)和FN PACKAGE(44腳)。TL16C550的管腳按功能可以分為:外部時鐘輸入及波特率控制信號;數據和地址總線;片選及讀寫控制信號;MODEM控制信號;復位及中斷控制信號。
??? 如果C32要和PC機通訊,可使用TL16C550完成串行協(xié)議的轉換。TL16C550的輸出接口要和一個電平轉換芯片連接,用于和PC機的串行通訊接口互聯(lián)。完整的接口示意圖如圖5所示。

?

??? 其中的MAX232可以使用MAXIM公司的MAX3238來實現(xiàn)。
??? 接口電路分為兩大部分:DSP C32和串行通訊芯片TL16C550之間的接口;串行通訊芯片TL16C550和PC機之間的接口。完整的電路原理圖如圖6所示。

?

??? 接口邏輯可以使用集成的CPLD實現(xiàn),本系統(tǒng)中使用的是ALTERA公司的EPM7128SLC184-10。它將芯片TL16C550作為DSP C32的一個外設端口進行尋址。
??? 相應的接口邏輯使用AHDL語言描述,具體如下^[3]:
??? subdesign uartcon?
????(
???????dspa[23..12]?:input;??%DSP C32 的高位地址線輸入信號%
?? ?? ?ios??????????:input;? %DSP C32的外設端口選擇信號%
?? ?? ?dsprw????????:input;? %DSP C32的read/write signal %
???????resetin????? :input;? %系統(tǒng)的復位信號輸入端%
?? ?? ?dspint1????? :output; %DSP C32的中斷1信號輸入端 %
?? ?? ?tlmr?????????:output; %TL16C550A的復位輸入端%
?? ?? ?tlintrpt???? :input;??%TL16C550A的中斷輸出端%
?? ?? ?tlcs?????????:output; %TL16C550A的片選端%
?? ?? ?tlrd?????????:output;?%TL16C550A的讀允許端口%
?? ?? ?tlwr???????? :output;?%TL16C550A的寫允許端口%
???????? )
???? begin
??? ? ?defaults
???? ??? ??tlcs=1;
???? ??end defaults;
???? ??tlmr=!resetin;???????%TL16C550A的復位輸入端的信號定義和通常的相反%
???? ??int1=!tlintrpt;??????%DSP C32的中斷輸入端為低電平有效 %
?????? ? ??TABLE
????? ?? ??dspa[23..12],ios,dsprw=>t;cs,tlrd,tlwr;
???????????H″818″, 0,? 1=>0, 0, 1;
???? ??????H″818″, 0,? 0=>0, 1, 0;
???? ??END TABLE;
??? end
??? TL16C550A一共使用8個地址對內部寄存器進行訪問和控制。相對DSP C32系統(tǒng)而言,如果使用了上面的譯碼邏輯電路,則占用的8個地址為:0X818000～0X818007。
??? TL16C550A串行接口寄存器的尋址表如表1所示。

?