摘 要: 基于Actel公司Flash型FPGA芯片APA300設計并實現(xiàn)一款創(chuàng)新型FPGA實驗板。該實驗板包括2片互通的APA300、豐富的外圍設備和常用外部設備端口，還提供與外部電路連接的擴展接口，能夠開展多種創(chuàng)新性實驗，并可作為科學預研的平臺。在詳細介紹了實驗板各部分的實現(xiàn)原理和電路連接圖后，給出了實驗板的兩個典型創(chuàng)新性實驗示例：協(xié)處理器密碼機和MP3播放器。
關鍵詞: APA300；創(chuàng)新型FPGA實驗板； 協(xié)處理器密碼機； MP3播放器
21世紀的教育是開放、創(chuàng)新的教育，其主要目標是培養(yǎng)具有創(chuàng)新能力的高素質人才。因此，創(chuàng)新是教育、尤其是高等教育的靈魂。然而由于現(xiàn)有FPGA實驗平臺大多功能固定、可擴展性差、便攜性差，不方便學生進行自主設計、自我創(chuàng)新。本文基于APA300設計并實現(xiàn)了一款成本低、功能強、可擴展性好、便攜性好的創(chuàng)新型FPGA實驗板，可方便學生開展多種創(chuàng)新型實驗，進行自主創(chuàng)新的探究性學習，能充分調動學生的主觀能動性，激發(fā)學習興趣，增強學生的創(chuàng)新實踐能力，同時該實驗板還可作為科學預研的平臺。
1 FPGA器件的選用
FPGA器件選用Actel公司基于Flash開關編程的ProASIC plus系列芯片APA300。該器件采用0.22 μｍ、4層金屬工藝制造，包含30萬門系統(tǒng)門，有72 Kbit內嵌式RAM資源，編程信息存儲在Flash可編程邏輯開關中，具有低功耗、高密度、非易失性、可重復編程、不需要專門的編程芯片等特點，同時由于其元胞陣列結構類似于門陣列，具有與ASIC設計方案從物理上的易轉換特征，所以被廣泛應用于消費電子產品、工業(yè)控制、航空電子、通信技術領域[1]，性能可完全滿足高校FPGA教學和中規(guī)模數(shù)字系統(tǒng)設計要求，而且其開發(fā)軟件Libero易學易用。
2 實驗板的設計與實現(xiàn)
實驗板總體結構框圖如圖1所示。實驗板主要包括2片APA300、數(shù)字量輸入、LED顯示、七段數(shù)碼管顯示、RS232串行接口、并行接口、蜂鳴器及其驅動電路、多路時鐘信號源和高頻信號源以及電源和復位電路。為使開發(fā)板使用靈活方便，還提供了能與外部擴展電路相連的擴展接口，并通過并行總線和狀態(tài)控制線實現(xiàn)2片APA300的互連。
2.1 APA300電路
為便于開展創(chuàng)新性實驗和滿足外圍電路對IO數(shù)目的要求，實驗板選用2片PQFP208封裝形式的APA300芯片，它們之間通過16 bit并行接口相連。除并行接口外，2芯片間還添加了狀態(tài)控制線，即硬件握手信號線/START、/DONE，可加快相互通信的速率。常用的功能模塊與芯片U1相連，擴展接口與芯片U2相連。APA300電路連接圖如圖2所示。
2.2 數(shù)字量輸入和顯示輸出電路
2.2.1 數(shù)字量輸入電路
實驗板上共有12個輸入開關，最多可向APA300提供12路數(shù)字量輸入，可完全滿足中規(guī)模數(shù)字電路設計要求。為了使輸入電平狀態(tài)清晰美觀，12路輸入均帶有LED電平指示，同時設有濾波及保護電路，單路數(shù)字量輸入的電路原理圖如圖3(a)所示。
2.2.2 顯示輸出電路
顯示輸出電路由兩部分組成：
(1)16路發(fā)光二極管用來顯示APA300的輸出電平,其中發(fā)光二極管配有紅、黃、綠3色,以滿足彩燈控制、交通信號燈控制類電路設計的需要。16路發(fā)光二極管由2片74HC244驅動，每片驅動8路，單路發(fā)光二極管顯示電路原理圖如圖3(b)所示；
(2)6 bit七段數(shù)碼管用來顯示BCD碼數(shù)字量輸出,以滿足數(shù)字鐘、測頻計類電路設計的需要。七段數(shù)碼管顯示電路原理圖如圖3(c)所示。七段數(shù)碼管選用帶小數(shù)點顯示的共陰極半導體數(shù)碼管BS201A，顯示信號由2片74LS07驅動。6 bit七段數(shù)碼管采用動態(tài)掃描顯示，由片選CS1~CS6動態(tài)選擇，CS1~CS6高電平有效，任何時刻只有一位片選有效。
2.3 RS232串行接口
RS232串行接口電路原理圖如圖4所示，通過DB9串行插座與外部串口相連，RS232電平信號經電平轉換芯片MAX232轉換成TTL電平后與APA300通信。
2.4 多路時鐘源和高頻信號源
多路時鐘源和高頻信號源電路原理圖如圖5所示。多路時鐘信號由集成晶體振蕩分頻器CD4060提供，該芯片配以32768Hz的晶體，可產生多路時鐘信號。高頻信號源由33MHz有源晶振提供。
2.5 電源和復位電路
開發(fā)板采用三端可調整流穩(wěn)壓電源LT1085，所以實驗板對電源要求很低，任何交直流電源只要滿足輸出電壓為9 V~12 V，輸出電流不小于500 mA即可使用。APA300內部工作電壓接2.5 V電源，外部IO電壓接3.3 V電源。開發(fā)板同時設有復位按鍵電路，復位信號/RESET低電平有效。
2.6 擴展接口
擴展接口為60針的雙列直插接口,外部擴展電路可很方便地與實驗板相連。
3 典型創(chuàng)新性實驗示例
3.1主協(xié)處理器實驗：協(xié)處理器密碼機
在復雜的系統(tǒng)中，系統(tǒng)處理器不僅要完成整個系統(tǒng)快速、精確的控制，還要處理一些復雜且耗時較長的任務，這勢必會增加處理器的負擔，降低系統(tǒng)性能。為解決這種問題，人們引入了協(xié)處理器的概念。將復雜且耗時較長的任務交給一協(xié)處理器去處理，協(xié)處理器處理完后通知主處理器，從而減輕主處理器的負擔，縮短主處理器的運行周期，同時還能為增強某些功能創(chuàng)造條件。因此協(xié)處理器是一種與主處理器協(xié)同工作、輔助其完成特定計算任務的專用處理芯片或器件[2]。隨著電子類產品功能的日益增強，運算日趨復雜，復雜的數(shù)值處理更加頻繁，協(xié)處理器被廣泛應用于消費類產品、工業(yè)生產和國防建設。
本實驗板上有2片通過16 bit并行接口互連的APA300，可開展主協(xié)處理器實驗。用本實驗板開展協(xié)處理器密碼機實驗的邏輯連接示意圖如圖6所示，將連有豐富電路資源的APA300(1)作為主處理器，將APA300(2)作為密碼算法協(xié)處理器。主處理器主要負責接口通信、加解密信息的預處理、輸入輸出FIFO的管理、以及加解密狀態(tài)、模式的控制。協(xié)處理器實現(xiàn)密碼算法，對主處理器通過并行接口送入的數(shù)據(jù)進行加解密，并把加解密結果回送給主處理器。這樣主協(xié)處理器分工合作，完成對計算機數(shù)據(jù)的加解密，從而可實現(xiàn)協(xié)處理器密碼機。
3.2 擴展實驗：MP3播放器
實驗板提供了與外部擴展電路相連的擴展接口，使用者可以自己動手設計擴展電路板，從而設計出自己喜歡的FPGA實驗。MP3播放器擴展實驗邏輯連接示意圖如圖7所示,擴展板主要包括MP3解碼器模塊MAS3507D、D/A轉換器模塊DAC3550A、Flash存儲器模塊SST25VF128C、用戶接口、LCD顯示模塊和并行接口等[3]。擴展板通過擴展接口與本實驗板相連，由APA300(2)編程實現(xiàn)對擴展板的控制，完成歌曲的并行接口下載、歌曲文件及歌曲地址信息的Flash存儲、MP3數(shù)據(jù)流的解碼、MP3數(shù)據(jù)流的數(shù)模轉換以及FPGA各模塊之間的協(xié)同工作，從而最終實現(xiàn)MP3播放器的各項功能，播放出悅耳動聽的音樂。
本文基于Actel公司Flash型FPGA 芯片APA300設計并實現(xiàn)了一款功能強、可擴展性好、便攜性好的創(chuàng)新型FPGA實驗板，該實驗板包括豐富的外圍設備、常見接口和對外擴展接口，能夠開展多種創(chuàng)新性、綜合性和趣味性的實驗，為使用者提供了一個自由發(fā)揮創(chuàng)新能力的空間和平臺，并可作為科學預研的平臺。
參考文獻
[1] 朱明程,熊元嬌. ACTEL數(shù)字系統(tǒng)現(xiàn)場集成技術[M].北京: 清華大學出版社,2004.
[2] 張雨濃,馬偉木,李克訥,等.簡述協(xié)處理器發(fā)展歷程及前景展望[J]. 中國科技信息, 2008(13):115-117.
[3] 梅宏亮，陳澤文，孫曉光. 數(shù)字系統(tǒng)自動化實驗板的設計與實現(xiàn)[J].計算機工程與設計，2004，25(5):821-824.