1 引言

2．1 幅頻和相頻特性測量方案

　　方案1：利用公式H(s)=R(s)/E(s)，以沖擊函數(shù)為激勵，則輸出信號的拉氏變換與系統(tǒng)函數(shù)相等。但是產生性能很好的沖擊函數(shù)比較困難，需要對采集的數(shù)據做FFT變換，需要占用大量的硬件和軟件資源，且精度也受到限制。

　　方案2：掃頻測試法。當系統(tǒng)在正弦信號的激勵下，穩(wěn)態(tài)時，響應信號與輸入激勵信號頻率相同，其幅值比即為該頻率的幅頻響應值，而兩者的相位差即為相頻特性值。采用頻率逐點步進的測試方法。無需對信號進行時域與頻域的變換計算，通過對模擬量的測量與計算完成，且精度較高。

　
　　綜上所述，選擇方案2。

2．2 掃描信號產生方案

　　方案1：采用單片函數(shù)發(fā)生器。其頻率可由外圍電路控制。產生的信號頻率穩(wěn)定度低，抗干擾能力差，靈活性差。

　　方案2：采用數(shù)字鎖相環(huán)頻率合成技術。但鎖相環(huán)本身是一個惰性環(huán)節(jié)，頻率轉換時間長，整個測試儀的反應速度就會很慢,而且?guī)挷桓摺?/p>

　　方案3：采用數(shù)字直接頻率合成技術(DDFS)。以單片機和FPGA為控制核心,通過相位累加器的輸出尋址波形存儲器中的數(shù)據,以產生固定頻率的正弦信號。該方案實現(xiàn)簡單，頻率穩(wěn)定，抗干擾能力強。
綜上分析，采用方案3。

 
2．3 幅度檢測方案

　　方案1：采用二極管峰值檢測電路。但是二極管的導通壓降會帶來較大誤差，小信號測量精度不高，而且模擬電路易受到外部的影響，穩(wěn)定性不高。

　　方案2：采用真有效值檢測器件。該方法電路簡單，精度高，穩(wěn)定性高。

　　綜上所述，采用方案2。

2．4 相位檢測方案

　　方案1：相位電壓轉換法。采用低通濾波法和積分法。低通濾波法的濾波環(huán)節(jié)和精度不高；積分法精度較高，但是對積分電路和放電回路的要求很高。

　　方案2：計數(shù)法。兩路信號經整形異或后，所得的脈沖占空比能反映相位差的大小，由此測得其相位差。采用多周期同步計數(shù)法，可使量化誤差大大減小，精度很高。

　　綜上所述，選取方案2。


3 系統(tǒng)總體設計

　　該系統(tǒng)以單片機和FPGA為控制核心，用DDFS技術產生頻率掃描信號，采用真有效值檢測器件AD637測量信號幅度。在FPGA中，采用高頻脈沖計數(shù)的方法測量相位差，經過單片機運算，可得到100 Hz～100 kHz中任意頻率的幅頻特性和相頻特性數(shù)據，實現(xiàn)在該頻段的自動掃描，并在示波器上同時顯示幅頻和相頻特性曲線。用鍵盤控制系統(tǒng)實現(xiàn)各種功能，并且在LCD同步顯示相應的功能和數(shù)據，人機交互界面友好。圖1給出系統(tǒng)總體設計框圖。

4 理論分析與計算

4．1 掃頻測試法理論依據

　　設頻率響應為H(jω)的實系數(shù)線性時，不變系統(tǒng)在信號x(n)_Acos(ω0n+f)激勵下的穩(wěn)態(tài)輸出為y(n)。利用三角恒等式，可將輸入表示為2個復指數(shù)函數(shù)之和：

因此，輸出信號和輸入信號是頻率相同的正弦波，僅有兩點不同：第一，振幅被|H(ejω)|加權，即網絡系統(tǒng)在ω=ω0的幅度函數(shù)值；第二，輸出信號相對于輸入信號有一個數(shù)量為q(ω0)的相位時延，即網絡系統(tǒng)在ω=ω0的相位值。

4．2 DDS信號源

　　 根據DDFS原理所產生的波形頻率為：

　　式中fclk為基準頻率，M為相位增量因子，N為累加器的位數(shù)。M取22,N取24。
為得到100 kHz的信號，而且在每個周期希望取到32個以上點，則累加器輸出后級D／A轉換需要至少3．2 MHz的速度，于是選取建立時間為30 ns、10位的DAC900，不僅滿足了對D／A轉換速度的要求，而且具有10位數(shù)據線，減少了D／A轉換中固有的量化誤差。fclk取40MHz，頻率的最小步進：

4．3 相位差測量

　　設INl和IN2為兩路具有相位差經整形后得到的方波信號，Gate2為INl和IN2經過異或后得到的脈沖信號，F(xiàn)o為FPGA內部的標準高頻脈沖信號，取40MHz。將IN2八分頻，結合單片機控制，可得到一個動態(tài)門控信號Gatel。動態(tài)門控與脈沖信號相“與”，可得到門限內的有限個脈沖信號Gate2。Gate1中含有IN2的4個周期，Gate2含有8個異或脈沖。其中分別對clk進行計數(shù)，分別得到計數(shù)值M和N。根據公式精確地測得相位差絕對值。其時序如圖2所示。由于對高頻脈沖計數(shù)可能存在±1的誤差：

　　在F=100kHz時，Mmin≈1600，則δmax(△ψ)≈0.9°

　　FPGA內部生成一個D觸發(fā)器，以INl為觸發(fā)器的數(shù)據輸入，IN2為觸發(fā)器的時鐘輸入，若觸發(fā)器輸出端為高電平，則△ψ>O°；若輸出端為低電平，則△ψ<0°。

5 主要功能電路

5．1 有效值檢測模塊

5．2 示波器顯示模塊

　　為了在示波器上顯示曲線，需要通過2個D／A轉換器向X、Y軸同步送入掃描信號和數(shù)據信號。選用DAC0800作為數(shù)模轉換器，由于掃描信號為0～5 V的鋸齒波信號，而數(shù)據信號為一5~5 V，掃描信號和數(shù)據信號的D／A轉換器分別采用單極性和雙極性接法。圖4給出DAC0800雙極性接法電路，單極性接法只將R1短路即可。

6 系統(tǒng)軟件設計

　　系統(tǒng)軟件部分由單片機和FPGA組成，單片機主要完成人機交互部分的處理和系統(tǒng)的控制，F(xiàn)PGA主要完成測相和RAM的實現(xiàn)。整個軟件系統(tǒng)的設計中模塊化思想貫穿始終，采用菜單選擇所用功能。圖5為程序流程圖。

7 結語

　　頻率特性測試儀的幅度特性測試的頻率范圍達100 Hz～100 kHz，頻率穩(wěn)定度10-6，測量精度5％，能在全頻范圍和特定頻率范圍內自動步進測量，可手動預置測量范圍及步進頻率值。相頻特性測試的頻率范圍500 Hz～lO kHz，相位值顯示3位，以1位作為符號位，測量精度為l°，并能用示波器顯示幅頻特性和相頻特性曲線。該系統(tǒng)操作簡單，測量精度很高，具有可行性和實用性，其成品經優(yōu)化包裝具有良好市場。