射頻IC設(shè)計注意事項

　　射頻IC（RF IC）設(shè)計與模擬IC設(shè)計的特殊領(lǐng)域非常相似，通常是一種定制的過程，而該過程通常由一個或許多EDA工具來輔助設(shè)計。射頻 IC設(shè)計的精確性質(zhì)之一是寄生特性和封裝特性對射頻電路的性能有一階影響。因此，射頻IC設(shè)計通常是一個迭代過程，涉及整個IC設(shè)計過程中廣泛使用的EM仿真、寄生建模和封裝建模。

　　系統(tǒng)預(yù)算參數(shù)

　　射頻IC設(shè)計還以 “系統(tǒng)預(yù)算 ”的形式對關(guān)鍵參數(shù)，如噪聲圖、功率、相位噪聲、諧波、線性等給出性能要求和約束。這種預(yù)算由系統(tǒng)級設(shè)計團隊確定，并將預(yù)算約束和性能要求傳遞給負(fù)責(zé)系統(tǒng)圖中每個模塊的射頻設(shè)計人員。這些拓?fù)浜碗娐方?jīng)歷了一個迭代的設(shè)計、仿真、優(yōu)化和布局仿真過程，并使用能夠處理IC的電磁仿真工具進行布局仿真。

　　設(shè)計約束

　　由于某些片上無源器件（例如電感器和電容器）受到代工廠的嚴(yán)重限制，RF IC設(shè)計人員通常對這些組件的尺寸和數(shù)值往往控制有限。這導(dǎo)致了設(shè)計中更大的不確定性，并且可能需要與代工廠進行反復(fù)的過程來設(shè)計和測試新組件，以生產(chǎn)出最能滿足RF電路需求的組件。

　　在某些情況下，射頻設(shè)計人員可能需要對邦定線和其他與代工廠無關(guān)的封裝動態(tài)進行額外建模，以準(zhǔn)確預(yù)測寄生和終端組裝中的最終器件性能。許多RFIC都是以裸片的形式交付，并直接將其邦定到組件或托盤中，而不是典型的IC封裝和PCB貼裝。

　　電磁仿真

　　一旦RF IC進入物理布局階段，通常會進行EM仿真，電路仿真和寄生提取的多次迭代，至少涉及IC封裝，但也可能考慮到器件的PCB和外部電路。原因是射頻電路與高度敏感的模擬電路非常相似，由于周邊的外部電路、電場/磁場、溫度、電磁信號和其他環(huán)境因素，性能可能會發(fā)生巨大變化。

　　即使在進行流片測試之后，在提交最終設(shè)計和開始生產(chǎn)RFIC之前，往往還需要進行測試、模型增強和額外的優(yōu)化。