摩爾定律發(fā)展至今已有50年，在這50年間，不斷有人唱衰，甚至有人提出“摩爾定律已死”的觀點。

　　芯片制造商已經使用了各種手段來跟上摩爾定律的步伐，譬如增加更多的核心，驅動芯片內部的線程，以及利用各種加速器。但還是無法避免摩爾定律的加倍效應已經開始放緩的事實，不斷地縮小芯片的尺寸總會有物理極限：在同等面積大小的區(qū)域里，擠進越來越多的硅電路，漏電流增加、散熱問題大、時鐘頻率增長減慢等問題難以解決。所以，有唱衰的言論自然不算奇怪。

　　那我們先來看一下到底什么是“摩爾定律”。摩爾定律是以英特爾聯(lián)合創(chuàng)始人戈登·摩爾(Gordon Moore)的名字命名的。他曾在1965年時提出，半導體芯片上集成的晶體管和電阻數(shù)量將每年增加一倍。1975年，他又根據當時的實際情況對摩爾定律進行了修正，把"每年增加一倍"改為了"每兩年增加一倍"。

　　最近有文章指出，某種技術似乎可以解決摩爾定律失效。Marvell公司網絡首席技術官兼高級主管Yaniv Kopelman就曾說過：“明年你會聽到更多關于chiplet的消息。chiplet是解決摩爾定律死亡的好方法。三年前，我們在一臺交換機上實現(xiàn)了這個方法，我們一直在內部產品線中重用技術。”

　　圈出重點詞匯“chiplet”，這一項技術真的可行嗎？與非網小編這就來大家走進這項技術。

　　chiplet定義

　　說到底就是小芯片，你可以把它們想象成高科技的樂高積木。首先將復雜功能進行分解，然后開發(fā)出多種具有單一特定功能，可相互進行模塊化組裝的“小芯片”（chiplet），如實現(xiàn)數(shù)據存儲、計算、信號處理、數(shù)據流管理等功能，并最終以此為基礎，建立一個“小芯片”的芯片網絡。

　　芯片網絡是什么？

　　未來的電腦系統(tǒng)可能只包含一個CPU芯片(chiplet)和幾個GPU，這些GPU都連接到這個chiplet芯片上，形成芯片網絡。

　　chiplet的作用

　　chiplet可以將不同的計算機元件集成在一塊硅片上，來實現(xiàn)更小更緊湊的計算機系統(tǒng)結構。

　　未來計算機的系統(tǒng)結構，可能不是由單獨封裝的芯片制造的，而是在一塊較大的硅片上互連成芯片網絡的IC制造的。

　　IC即集成電路(integrated circuit)是一種微型電子器件或部件。采用一定的工藝,把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。它在電路中用字母IC表示。

　　新的計算機系統(tǒng)結構

　　未來的電腦，集成度更高，可能在電路板上，更多的分立元件將消失，插來插去的元件會越來越少。

　　chiplet還提供了一種方法，以最小化建設與尖端晶體管技術的挑戰(zhàn)。最新、最大、最小的晶體管也是設計和制造最棘手和最昂貴的。在由芯片構成的處理器中，這種尖端技術可以留給投資回報最豐厚的設計部分。其他芯片可以使用更可靠、更可靠和更便宜的技術制造。較小的硅片本身也不太容易產生制造缺陷。

　　AMD在去年測試了chiplet，使用一個名為Epyc的服務器處理器，通過捆綁四個芯片來制造。這可以幫助AMD的芯片向存儲器和其他組件提供更多的數(shù)據帶寬，而不是與英特爾的服務器芯片進行更傳統(tǒng)的設計競爭。他的工程師們估計，如果把Epyc做成單個的大芯片，制造成本幾乎會翻倍。

　　按照規(guī)劃，這個新形態(tài)的產品可以讓數(shù)據移動得更快，更自由，且能制造更小，更便宜，集成度更緊密的計算機系統(tǒng)。

　　英特爾已經開始推出自己的模塊化設計。其中之一展示了chiplet如何不僅僅用于高端服務器芯片，而且可能最終出現(xiàn)在您的下一臺筆記本電腦中。

　　Pentagon也在基于chiplet進行樂高芯片制造策略，這是價值15億美元的研究項目的一部分，該項目名為“電子復興計劃”（Electronics Resurgence Initiative），試圖在摩爾定律逐漸消失的同時，維持計算技術的進步。

　　當然，到目前為止，只有Marvell將這一概念用于商業(yè)用途，而且這一概念僅適用于其基于模塊化芯片（MoChi）架構的芯片。從那時起，三個不同的計劃已經開啟，分別涉及到DARPA；IEEE與SEMI合作的國際器件與系統(tǒng)路線圖；以及一系列公司，包括Netronome、Achronix、Kandou Bus、GlobalFoundries、NXP、Sarcina Technology和SiFive。Leti和Fraunhofer等機構也在歐洲開展工作。

　　三年前，Marvell推出了基于Kandou互連結構的MoChi架構。從那時起，由于器件微縮成本的上升，以及AI算法、汽車芯片、5G等新市場幾乎不變的流量的推動下，其他公司開始積極參與其中。

　　今后的挑戰(zhàn)

　　1、創(chuàng)建一個由多家公司開發(fā)硬IP的基礎設施并不是一件輕而易舉的事情。而且，由于芯片是由多家公司在多個地區(qū)開發(fā)的，這就變得更加困難。有時會出現(xiàn)語言問題，對可靠性、安全性和靜電/接近效應的描述在某些應用中可能需要比其他應用更精確。

　　2、每次添加新器件時，復雜性都會增加兩到三倍。

　　3、還有其他問題是芯片之間的接合。由于成本的原因，接合需要壓過有機襯底（run over an organic substrate），而不是使用interposer（內插層）。第二個問題涉及分區(qū)。

　　4、 “當你設計chiplet時，有時你會在中間分割IP。我們面臨的挑戰(zhàn)是在哪里進行裁剪，以及如何開發(fā)允許這種裁剪的體系結構。對于交換機或CPU，主要關注的是組件的延遲。另一個問題是將所有這些投入生產。在演示中構建IP很容易，但要實現(xiàn)適合生產的IP還有很長的路要走。它需要通過ESD、熱、冷和各種流程的測試。這需要大量的工作，而且需要時間?！?/p>

　　chiplet玩家

　　DARPA的CHIPS（通用異構整合和IP重用策略）計劃贏得了波音、洛克希德、諾斯洛普·格魯門、英特爾、美光、Cadence、Synopsys等公司的支持，用于商業(yè)和軍事/航空應用。同樣，SEMI和IEEE也在推廣更快整合的共同路線圖，西門子的Mentor事業(yè)部已經建立了一個可以在這方面提供幫助的封裝流程。

　　但要將這一點提高到主流商業(yè)水平還有很長的路要走。

　　在此基礎上，需要開發(fā)工具和方法，使所有這些都能發(fā)揮作用。雖然較小的芯片相比于較大的芯片有更好的產量，但當這些芯片被封裝在一起時，有許多事情可能會出錯。一個壞的chiplet會殺死整個封裝。此外，芯片或模組在封裝、測試甚至運輸過程中都可能受到損壞，如果涉及多個芯片，則損壞的成本會更高。

　　工具在配置這些器件時提供了更多一致性。它們還可以減少設計中可能出現(xiàn)的錯誤，特別是當復雜性超過人腦在多維空間中映射所有可能的交互和電氣影響的能力時。

　　工具從EDA的規(guī)劃方面開始，但它會繼續(xù)到制造的檢查和測試階段。在某些情況下，工具驅動方法，在某些情況下，情況正好相反。但是一旦這個基礎建立起來，它就為改進工藝、降低成本和試驗新的可能性（例如內部裸片間的硅光子學）提供了回旋余地。

　　雖然光子學已經出現(xiàn)了一段時間，但它主要用于各種類型的服務器和大型數(shù)據中心的存儲。將其放入封裝中將對性能、延遲和與熱相關的影響產生重大影響。但在這一點上，以有競爭力的價格在商業(yè)規(guī)模上推出這一產品的速度有多快還是個未知數(shù)。

　　盡管如此， chiplet的發(fā)展勢頭非常強勁，在過去一年的技術會議上，許多關于chiplet的討論都提到了光子學作為未來的發(fā)展方向。

　　結論

　　商用chiplet至少還需要幾年的時間。它已被證明在有限的應用中有效，而且隨著時間的推移，很有可能芯片工業(yè)的很大一部分將會朝這個方向發(fā)展。但仍有一些問題需要解決，這需要許多公司而不僅僅是少數(shù)公司的努力。