《電子技術應用》
您所在的位置：首頁 > 嵌入式技術 > 設計應用 > ARINC659總線系統(tǒng)設計與實現(xiàn)
ARINC659總線系統(tǒng)設計與實現(xiàn)
2016年電子技術應用第10期
劉寧寧1，2，王 瑤3，索高華3，顏 哲1，2
1.中航工業(yè)西安航空計算技術研究所，陜西 西安710068； 2.集成電路與微系統(tǒng)設計航空科技重點實驗室，陜西 西安710068； 3.西安翔騰微電子科技有限公司，陜西 西安710068
摘要： ARINC659背板總線是一種高可靠、高容錯的線性多節(jié)點串行通信總線，具有總線傳輸時間確定性的特點，主要用于航空電子系統(tǒng)中在線可更換模塊(LRM)之間的數(shù)據(jù)通信。在結合背板總線技術協(xié)議的基礎上，闡述了ARINC659背板總線的體系架構，給出了在設計過程中符合ARINC659背板總線協(xié)議規(guī)范的通信機制，并對ARINC659背板總線設計中的關鍵技術進行了重點研究分析，概括了ARINC659背板總線所具備的技術特點及市場應用前景。
中圖分類號： TN913
文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.2016.10.040
中文引用格式： 劉寧寧，王瑤，索高華，等. ARINC659總線系統(tǒng)設計與實現(xiàn)[J].電子技術應用，2016，42(10)：153-156.
英文引用格式： Liu Ningning，Wang Yao，Suo Gaohua，et al. Design and realization of ARINC659 bus system[J].Application of Electronic Technique，2016，42(10)：153-156.
Design and realization of ARINC659 bus system
Liu Ningning1，2，Wang Yao3，Suo Gaohua3，Yan Zhe1，2
1.AVIC Computing Technique Research Institute，Xi′an 710068，China； 2.Aviation Key Laboratory of Science and Technology on Integrated Circuit and Micro-System Design，Xi′an 710068，China； 3.Xi′an Xiangteng Microelectronics Technology CO.，LTD，Xi′an 710068，China
Abstract： ARINC659 backplane bus is a high level reliability and a fault tolerant cabinet linearity multi-drop communication bus，that the transmission time on bus is determinate. In the avionics electronic systems，it is used on the data transmitting between line replaceable modules. This paper introduces ARINC659 backplane bus system architecture at first，that bases on the technology protocol of the backplane bus，and gives the data bus communication mechanism which accords with the protocol specifications. Then the key technologies are analyzed as a keystone in the designing of ARINC 659 backplane bus. Finally，this paper summaries the feature and application trend of ARINC 659 backplane bus.
Key words : ARINC659；backplane bus；LRM；avionic system；synchronization mechanism

0 引言

    隨著綜合化航空電子系統(tǒng)的發(fā)展，資源共享程度越來越高，對系統(tǒng)的安全性、實時性也提出了更加嚴峻的挑戰(zhàn)。背板總線是綜合化航空電子系統(tǒng)中一個關鍵的共享資源，它不僅要具有高度的分布式處理能力和高吞吐率，還要具有各種抗干擾能力，以提高其在惡劣環(huán)境中的生存能力和安全性。ARINC659背板總線的高可靠性、高完整性等特點使其在航空計算機總線系統(tǒng)中更顯優(yōu)勢，是綜合化模塊化航空電子系統(tǒng)的關鍵技術[1-2]。它已成為民用航空電子系統(tǒng)的標準背板總線，為眾多民用飛機提供了新型背板總線，在國外，ARINC659背板總線技術已經相當成熟，國內對ARINC659背板總線的研究剛剛起步。

    在先進綜合的航空電子系統(tǒng)中，實現(xiàn)可靠、有效、通用的數(shù)據(jù)傳輸是其關鍵技術之一，ARINC659背板總線在多節(jié)點串行通信總線傳輸時間上具有確定性，在時間和空間上滿足魯棒子性，其特有的總線通信機制為在線可更換模塊(LRM)之間的數(shù)據(jù)傳輸提供高可靠性保障[3-4]。

    本文立足于ARINC659背板總線協(xié)議，對ARINC659背板總線體系架構進行了介紹，并闡述了ARINC659背板總線的通信機制，在此基礎上著重研究分析了ARINC659背板總線系統(tǒng)設計與實現(xiàn)的關鍵技術，為ARINC659背板總線在我國航空電子系統(tǒng)中的廣泛應用提供了技術保障。

1 ARINC659背板總線體系架構

    ARINC659背板總線協(xié)議中定義了ISO/OSI模型中的物理層和數(shù)據(jù)鏈路層兩層模型，由多個在線可更換模塊(LRM)共同構成了航空電子綜合化系統(tǒng)的體系結構，LRM之間基于ARINC659背板總線進行數(shù)據(jù)通信。

    ARINC659背板總線是一個半雙工傳輸串行數(shù)據(jù)的線性多點通信總線，系統(tǒng)由多個LRM模塊構成，處理器模塊與ARINC659總線節(jié)點共同組成LRM模塊，每個LRM模塊之間通過底板總線進行數(shù)據(jù)通信。圖1所示為多個LRM模塊構成的ARINC659背板總線體系架構，其中每個LRM模塊功能包括主機接口功能、基本消息傳輸功能、主后備消息傳輸功能、總線數(shù)據(jù)容錯功能。其中基本消息傳輸在設計中適用于選取一個模塊作為數(shù)據(jù)源，其他一個或多個作為目的源之間進行通信；主后備消息設計中選用最多兩個備用數(shù)據(jù)源、一個目的源之間進行通信。

xaxt4-t1.gif

    ARINC659背板總線的LRM模塊的ARINC659總線接口采用“雙－雙”余度配置的結構，包括ARINC659總線接口單元(Bus Interface Unit，BIU)、表存儲器、模塊內存儲器、ARINC659總線收發(fā)器等部分組成；每個LRM包含BIUx和BIUy兩個總線接口單元，每個總線接口單元由A、B總線對組成，BIUx由x(Ax、Bx)總線發(fā)送數(shù)據(jù)，BIUy經由y(Ay、By)總線發(fā)送數(shù)據(jù)，每個BIU均接收來自4條總線的所有數(shù)據(jù)，且各總線分別有一條時鐘線和兩條數(shù)據(jù)線，因此完整的總線組由12條線組成，在數(shù)據(jù)傳送過程中每條總線每次可傳送2個數(shù)據(jù)位。

2 ARINC659背板總線通信機制分析

    ARINC659背板總線是支持多節(jié)點的串行通信總線，其通信是采用表驅動均衡訪問(TDPA)的機制，使用4條串行總線同時半雙工傳輸和交叉校驗的通信方式。設計中需要首先設計主機控制BIU收發(fā)的操作命令，再用命令表配置工具生成對應的命令表，通過編程線纜加載至外部存儲器，上電后BIU自動加載命令表并按其預定的時間命令表進行總線操作。ARINC659背板總線數(shù)據(jù)通信的這種機制具備一定的同步作用，另有全分辨總線時間寄存器輔助同步機制完成，該寄存器用于計數(shù)每一位總線時間。

    ARINC659背板總線數(shù)據(jù)通信功能包括：基本消息操作、主/后備消息操作；同步操作手段包括長同步消息操作、短同步消息操作。

    ARINC659背板總線數(shù)據(jù)通信中基本消息用于點到點的數(shù)據(jù)傳輸或單LRM模塊到多LRM模塊的數(shù)據(jù)傳輸，基本消息在窗口起初就開始傳輸數(shù)據(jù)，其模塊之間基本消息傳輸?shù)臄?shù)據(jù)結構如圖2所示。主/后備消息用于單LRM模塊和其多個備用LRM模塊(最多3個)到單LRM個或多LRM模塊的數(shù)據(jù)傳輸，主/后備消息在發(fā)送過程中采用一種簡單的仲裁機制，LRM模塊在通信過程中具有優(yōu)先級順序，則只有當主LRM以及其他優(yōu)先級高的后備LRM模塊在命令表中預定的時間內無操作時，優(yōu)先級低的后備LRM才通過該窗口開始向總線發(fā)送數(shù)據(jù)，且在整個過程中對于ARINC659背板總線消息窗口，只能有一個LRM通過該窗口發(fā)送數(shù)據(jù)。

xaxt4-t2.gif

    ARINC659背板總線數(shù)據(jù)通信中同步機制是表驅動均衡訪問(TDPA)協(xié)議實現(xiàn)的基礎和關鍵，在系統(tǒng)初始化總線后，短同步用于修正BIU(總線接口單元)之間振蕩器漂移，維持總線上所有BIU的同步。長同步是總線上失去同步的BIU再次與總線進行同步，按照功能可劃分為初始化同步、切入同步、幀切換。初始化同步用于系統(tǒng)上電后或故障0后進行初始化，使總線上失去同步狀態(tài)的BIU同步到初始幀的幀頭；切入同步使非同步的LRM模塊與當前幀同步；幀切換則用于使命令表中不同幀之間進行切換[5-6]。

3 ARINC659背板總線設計關鍵技術

    ARINC659背板總線系統(tǒng)設計由多節(jié)點進行數(shù)據(jù)通信，第1節(jié)中介紹了ARINC659背板總線系統(tǒng)的體系架構，本節(jié)首先對ARINC659總線的工作原理進行了分析介紹，再重點對ARINC659總線節(jié)點和ARINC659背板的各關鍵電路設計、電氣特性、接口信號、物理層規(guī)范對底板和總線接口的物理隔離等特性進行了詳細分析說明，以保證信號的可靠傳輸，確保ARINC659背板總線在遵循其協(xié)議規(guī)范的基礎上達到有效應用[6]。

3.1 ARINC659總線工作原理

    在系統(tǒng)設計中，需要按照預先設定好的數(shù)據(jù)收發(fā)操作命令用ARINC659總線配置工具生成對應的命令表，通過配置總線將完整命令表的所有數(shù)據(jù)加載至系統(tǒng)各LRM模塊的外部PROM中。當系統(tǒng)上電后，各LRM模塊的BIU自動將外部PROM中的命令表搬到內部存儲器中，加載完命令表后，BIU開始初始化，預譯碼命令開始按照命令表的內容執(zhí)行命令[7]。

    ARINC659背板總線上各LRM模塊按照命令表預規(guī)定的命令進行總線數(shù)據(jù)編碼、校驗及傳輸。命令表按指令內容將總線時間劃分為具有固定時間段的窗口，以滿足ARINC659背板總線數(shù)據(jù)傳輸?shù)耐綑C制。按照線協(xié)議規(guī)定，各LRM模塊的4條總線(Ax、Bx、Ay、By)按照不同的編碼方式進行獨立的數(shù)據(jù)傳輸，其具體編碼規(guī)則如表1所示，完成編碼后將接收到的數(shù)據(jù)進行解碼后并按照如表2所示的ARINC659總線數(shù)據(jù)校驗表的規(guī)則再進行交叉校驗，以避免來自相同BIU的總線數(shù)據(jù)可能產生關聯(lián)錯誤而導致數(shù)據(jù)失效。

xaxt4-b1.gif

xaxt4-b2.gif

    在數(shù)據(jù)收發(fā)過程中，也需要對收發(fā)的數(shù)據(jù)進行自校驗，即發(fā)送LRM可接收自身發(fā)送至總線上的數(shù)據(jù)按照交叉校驗的方法進行自檢測，如檢測到不可更正的錯誤時，發(fā)送LRM立即保持沉默，此時次低優(yōu)先級的LRM將繼續(xù)向總線上發(fā)送數(shù)據(jù)；接收LRM同時接收來自4條總線上的數(shù)據(jù)并進行比較，產生的瞬時故障會立即被檢測出來，且單個錯誤會立即被糾正，遇到不可糾正的錯誤時，LRM模塊會立刻停止接收數(shù)據(jù)。ARINC659背板總線的這種校驗機制使得總線數(shù)據(jù)在傳輸過程中具有高可靠性和高容錯性。

3.2 ARINC659總線節(jié)點設計關鍵技術

    ARINC659總線節(jié)點包括ARINC 659總線接口單元、時鐘控制單元、表存儲器、脈沖發(fā)送、接收模塊等部分，在系統(tǒng)設計時部分設計應遵循一定的設計要求。

3.2.1 時鐘設計要求

    ARINC659總線節(jié)點上每個BIU應使用獨立的總線時鐘?？偩€時鐘頻率為30 MHz，總線介質上的位傳輸率受每個BIU所驅動的本地時鐘信號控制。系統(tǒng)集成者必須規(guī)定總線時鐘振蕩器的時鐘質量和溫度穩(wěn)定性，即在一些溫度下的精確度以及此精確度在整個溫度范圍內的變化范圍，在整個溫度范圍內，時鐘質量應確保總的漂移不超過50 ppm。

3.2.2 表存儲器單元設計要求

    ARINC659總線節(jié)點設計時應使用獨立通道實現(xiàn)表存儲器維護?？偩€節(jié)點上的每個BIU單元單獨使用1個表存儲器，存儲用于實現(xiàn)機架內LRM模塊通信的ARINC659總線命令表，其兩個BIU的2個表存儲器可采用菊花鏈的方式進行總線命令表固化。

3.2.3 協(xié)議處理器、收發(fā)器使能單元設計要求

    在節(jié)點設計中，每個節(jié)點上必須包含的收發(fā)器使能信號應由BIU交叉控制。BIUy(控制數(shù)據(jù)線Ay和By的總線接口單元)控制Ax、Bx總線收發(fā)器的傳輸使能；BIUx控制Ay、By總線收發(fā)器的傳輸使能，每條總線(Ax、Ay、Bx、By)必須使用獨立的收發(fā)器。不同BIU不能使用同一時鐘、表存儲器和任何影響總線時序的硬件。每個BIU必須有各自的時鐘、外部存儲器及其所有控制元件。

    按照物理層規(guī)范，2個BIU在物理和電氣上應被最大程度分隔開，它們之間的任何信號線都應在電氣上隔離；BIU與收發(fā)器之間的任何信號線都應在電氣上隔離；且每個收發(fā)器的帶隙參考引腳必須經一個獨立的通道和除此之外沒有其他連接的連接器引腳連接到其所對應的總線地平面；返回地的信號和帶隙線都必須以可能的最低阻抗通道從收發(fā)器連接到其總線的地平面。

3.3 ARINC659背板設計關鍵技術

    在ARINC659總線系統(tǒng)中，底板用于實現(xiàn)各LRM模塊通過ARINC659總線通訊。ARINC659總線收發(fā)器接口和信號線連接如圖3所示，包括雙自檢總線對和端接器，總線上每個模塊中的4個收發(fā)器分別連接到4條獨立的總線中的一條，且每條總線使用單獨的電源。

xaxt4-t3.gif

3.3.1 ARINC659總線背板電源要求

    ARINC659總線背板上端接器電源線的走線必須由一個介入其間的地平面隔開。每條總線每一端都需要通過一個單獨的阻值與總線負載阻抗±5%相等的端接電阻上拉到2.1 V±0.1 V。所有的總線線路的上拉都需要由獨立的電源提供電壓，從而限制了單一電源失效影響整個總線的可能性，如圖4所示為底板總線端接示意圖。

xaxt4-t4.gif

3.3.2 ARINC659總線背板地信號設計要求

    ARINC659總線設計中應為每條總線設計單獨的地平面，在盡可能范圍內，這些地平面承載僅與此總線有關的電流（即僅通過此總線的收發(fā)器和端接器的電流）。所有導致地平面內的返回電流的信號線走線必須在保持總線阻抗的同時與地平面盡可能接近，且總線中任何一條信號線在0.304 8 cm以內的傳輸導體只能是電源、地或BTL信號，這樣做是為了保證完整性和減小串擾，圖5所示為ARINC659底板總線地平面設計示意圖。

xaxt4-t5.gif

4 結束語

    隨著技術的進步，航空電子系統(tǒng)不斷朝著更高綜合化、更深模塊化的方向發(fā)展，其對系統(tǒng)設計的可靠性、容錯性、完整性等性能有更高的要求，ARINC659背板總線是在具備通用背板總線協(xié)議規(guī)范的基礎上，通過對背板總線設計過程中的關鍵技術分析研究，使其在采用雙-雙余度配置的低復雜度總線結構的設計中具有較高容錯性和傳輸時間確定性的特點，在不降低系統(tǒng)可靠性的前提下降低了系統(tǒng)體積、重量和功耗，可以滿足航空電子系統(tǒng)對于高可靠性、高故障容忍度、高容錯性、系統(tǒng)小型化等要求，非常成功地實現(xiàn)了高度的功能綜合化[8-9]。本文研究分析ARINC659背板數(shù)據(jù)總線系統(tǒng)設計中的關鍵技術并得以實現(xiàn)，能夠為其在我國航空航天電子系統(tǒng)的應用提供必要的技術保障，對于提高我國航空航天電子系統(tǒng)的可靠性具有重要意義，使ARINC659總線在新型航空電子、下一代空間飛行器、工業(yè)控制等領域的安全關鍵系統(tǒng)中有廣闊的應用前景[3，6-8]。

參考文獻

[1] 徐文輝．ARINC659 底板總線簡介[J]．航空電子技術，1999，30(2)：22-27.

[2] RAMAKER R，KRUG W，PHEBUS W．Application of acivil integrated modular architecture to military transport aircraft[C].The 26th Digital Avionics Systems Confer-ence (DASC) IEEE 2007：2.A.4-1-2.A.4-10.

[3] 張喜民，魏婷．ARINC659背板數(shù)據(jù)總線應用研究[J]．航空計算技術，2011，41(5)：241-246.

[4] 張喜民．ARINC 659背板數(shù)據(jù)總線協(xié)議初探[J]．電光與控制，2013，20(3)：93-97.

[5] 李寶羽．ARINC659總線協(xié)議同步機制的研究與實現(xiàn)[J]．航空計算技術，2009(3)：42-45．

[6] 田澤，劉寧寧，郭亮，等.ARINC659底板數(shù)據(jù)總線及關鍵技術[J].計算機應用，2013，33(S2)：49-53.

[7] 曹朋朋，田澤，許宏杰．ARINC659命令表配置工具設計與實現(xiàn)[J]．計算機技術與發(fā)展，2012，22(7)：178-180.

[8] 劉海旭．ARINC659通信總線的設計與實現(xiàn)[D]．北京：北京交通大學，2010.

[9] 孟銳．ARINC659背板總線協(xié)議處理單元的設計[D]．西安：西北工業(yè)大學，2008.

此內容為AET網站原創(chuàng)，未經授權禁止轉載。