據海外媒體報道，全球半導體業(yè)界朝物聯(lián)網(IoT)等新興領域開拓商機，惟這些新領域對芯片的需求是希望可達低成本及高功耗水準，為此業(yè)界目前發(fā)現透過全空乏絕緣上覆矽(Fully Depleted Silicon-on-Insulator；FD-SOI)制程新技術，可生產出具上述優(yōu)勢的芯片，是否借此有助半導體產業(yè)找到新成長契機。

　　三星、GlobalFoundries、意法已備FD-SOI制程技術

　　華爾街日報(WSJ)報導，根據先前調查預測，在受手機及PC市況衰退影響下，2016年全球芯片銷售整體營收可能衰退2.4%，半導體業(yè)界也在尋找下一個驅動成長的新動能。

　　如三星電子(Samsung Electronics)目前已建立自有28納米FD-SOI產能，GlobalFoundries已擁有22納米FD-SOI晶圓產能，并證實在RF、數位及混合訊號等功能上具有優(yōu)異表現；意法半導體(STMicroelectronics)也已擁有28納米FD-SOI產能。

　　FD-SOI技術主要仰賴于一家名為“Soitec”的法國業(yè)者，供應專門準備的半導體晶圓產品，據稱FD-SOI技術在效能及功耗表現上等同于或甚至優(yōu)于FinFET制程。有鑒于物聯(lián)網等新興產業(yè)領域對芯片的需求，往往要求成本可控制在1美元以下，如此若采FD-SOI技術生產芯片，或有滿足需求的可能。

　　FD-SOI具備低生產成本、低功耗優(yōu)勢

　　FD-SOI制程芯片功耗可較低，主要與采用反偏壓(Back Biasing)及臨界電壓(Threshold Voltage)技術有關，因而可在芯片產品性能與FinFET制程技術差不多下，創(chuàng)造芯片產品更佳的功耗表現。

　　Soitec執(zhí)行長Paul Boudre表示，Sony近期設計的手機GPS芯片即采用FD-SOI技術生產，該芯片耗電量僅為此前芯片產品的10%，借此將有助手機用戶在無需憂心電量快速耗損下，可更頻繁使用GPS定位技術。

　　現階段半導體業(yè)界在力求朝更低的微縮制程發(fā)展下，反而導致閘成本(Gate cost)上揚，即使能夠帶動整體功耗下降及性能提升。例如微縮至28納米制程以下后，20納米以下微縮制程的閘成本便會逐漸升高，這主要與制程微縮后愈來愈多的堆疊(Overlay)等因素會影響良率，因而導致閘成本上升有關。

　　閘成本主要與產品良率、晶圓成本及芯片尺寸等有關，若制程微縮至5納米，需采用極紫外光微影制程(EUV)時，即使EUV技術可減少堆疊問題及多重曝光(multiple patterning)步驟導致的良率下降情況，但會導致晶圓處理成本上揚，閘成本便會因而升高。

　　分析16/14納米FinFET制程及14納米FD-SOI制程所需的晶圓成本，顯示在兩制程生產的芯片尺寸相同下，14納米FD-SOI制程所需閘成本，較16/14納米FinFET制程低上16.6%；晶圓成本14納米FD-SOI制程比16/14納米FinFET制程少了約7.3%，這主要與14納米FD-SOI制程光罩步驟數較少，讓晶圓廠生產FD-SOI晶圓的周期縮減有關。

　　FD-SOI技術或擁有微縮至7納米潛力

　　值得注意的是，法國研究機構CEA-Leti曾分析將FD-SOI制程微縮至7納米的潛能，一旦可微縮至7納米，FD-SOI芯片產品的生命周期或可達逾30年水準，有助導入物聯(lián)網等對超低功耗芯片需求的產業(yè)領域。

　　另外，目前部分業(yè)者也開始在不生產更小的電晶體下，欲進一步開發(fā)芯片更大的性能，如NAND Flash制造商開始透過3D NAND技術堆疊更多層電路，借以提升芯片性能。

　　在此情況下將必須投入不同半導體設備的購置，如此便有助半導體設備供應商創(chuàng)造潛在需求商機。國際半導體產業(yè)協(xié)會(SEMI)預測，隨著部分技術趨勢發(fā)展加速，以及半導體業(yè)者持續(xù)競逐微縮芯片電路下，2017年全球半導體設備支出將成長11%。