《電子技術(shù)應(yīng)用》
您所在的位置：首頁(yè) > 電源技術(shù) > 設(shè)計(jì)應(yīng)用 > 應(yīng)用于安全芯片的一種低功耗高精度基準(zhǔn)源
應(yīng)用于安全芯片的一種低功耗高精度基準(zhǔn)源
2014年電子技術(shù)應(yīng)用第12期
蘇勝新1，杜新綱1，王 敏2
（1.國(guó)家電網(wǎng)公司 營(yíng)銷部，北京100031； 2.北京南瑞智芯微電子科技有限公司，北京100192）
摘要： 利用亞閾值CMOS管的I-V指數(shù)工作特性，對(duì)三級(jí)管VBE電壓的負(fù)溫度系數(shù)進(jìn)行補(bǔ)償，實(shí)現(xiàn)了一種針對(duì)安全芯片應(yīng)用需求的新型基準(zhǔn)源。該基準(zhǔn)源核心結(jié)構(gòu)是使用亞閾值CMOS管搭建緩沖運(yùn)放，實(shí)現(xiàn)6級(jí)溫度補(bǔ)償，輸出1 V基準(zhǔn)電壓。所提出的基準(zhǔn)源使用SMIC 180 nm工藝實(shí)現(xiàn)，并通過(guò)Spectre仿真驗(yàn)證：全溫區(qū)-40 ℃～125 ℃內(nèi)，基準(zhǔn)電壓變化范圍小于1 mV；該基準(zhǔn)源典型功耗4.5 A；對(duì)低功耗高精度基準(zhǔn)源的研究具有很強(qiáng)的實(shí)用性和指導(dǎo)意義。
中圖分類號(hào)： TN402
文獻(xiàn)標(biāo)識(shí)碼： A
文章編號(hào)： 0258-7998(2014)12-0069-03
A low power and high precision reference source applied in safety chip
Su Shengxin1，Du Xingang1，Wang Min2
1.Sales Department，State Grid Corporation of China，Beijing 100031，China；2.Beijing NARI SmartChip Microelectronics Company Limited，Beijing 100192，China
Abstract： Using the exponential I-V characteristic of the subthreshold CMOS to realize the audion VBE′s negative temperature coefficient compensation，this paper presents a reference source structure for safety chip application, employing the subthreshold CMOS to construct buffer OPA , achieving six stages positive temperature compensation, outputting 1 V reference voltage. This reference source circuit is implemented by SMIC 180 nm and passes the Spectre simulation verification，whose output reference voltage varies less than 1 mV accompanying with temperature variation in the whole temperature range -40 ℃～125 ℃. This reference source′s power is 4.5 ?滋A, which provides strong practicability and guidance meaning to low power and high precision reference source research.
Key words : reference source；subthreshold CMOS；temperature compensation

0 引言

　　基準(zhǔn)源在模擬和混合集成電路中應(yīng)用非常廣泛，如電源管理芯片、A/D與D/A轉(zhuǎn)換器和鎖相環(huán)等電路中[1]。理想的電壓基準(zhǔn)是一個(gè)與溫度、電源電壓和負(fù)載無(wú)關(guān)的量，為系統(tǒng)提供精確的基準(zhǔn)參考量，其精度和穩(wěn)定性直接決定整個(gè)系統(tǒng)的性能。目前在集成電路中，有3種常用的基準(zhǔn)源：掩埋齊納(Zener)基準(zhǔn)源、XFET 基準(zhǔn)源和帶隙(Bandgap)基準(zhǔn)源[2]。

　　隨著片上系統(tǒng)(SoC)的迅速發(fā)展,系統(tǒng)要求模擬集成模塊能兼容標(biāo)準(zhǔn)CMOS 工藝, 因此帶隙基準(zhǔn)源得到了廣泛的研究與應(yīng)用。伴隨CMOS工藝特征尺寸不斷縮小，芯片的最小工作電壓也在不斷降低，由于硅材料的帶隙電壓為1.2 V，當(dāng)電源電壓低于1.2 V時(shí)，電路顯然無(wú)法正常工作，因此亞閾值CMOS電壓基準(zhǔn)源成為近幾年的研究熱點(diǎn)，以滿足芯片面積減少和低壓低功耗的需求[3-5]。

　　基于利用亞閾值CMOS管的工作特性實(shí)現(xiàn)對(duì)三級(jí)管VBE電壓負(fù)溫度系數(shù)進(jìn)行正溫度補(bǔ)償的原理，本文提出了一種使用6級(jí)亞閾值CMOS管搭建的緩沖運(yùn)放實(shí)現(xiàn)溫度補(bǔ)償?shù)幕鶞?zhǔn)源結(jié)構(gòu)，輸出1 V基準(zhǔn)電壓，并能獲得高精度和低功耗的良好性能。

1 基準(zhǔn)源結(jié)構(gòu)與原理分析

　　1.1 基準(zhǔn)源結(jié)構(gòu)

001.jpg

　　如圖1所示為所提出的基準(zhǔn)源結(jié)構(gòu)圖，主要包括負(fù)溫度系數(shù)電壓產(chǎn)生部分和正溫度系數(shù)電壓補(bǔ)償部分：M1、M2、N1、R1、R2和運(yùn)放OPA共同組成負(fù)溫度系數(shù)電壓產(chǎn)生部分，OPA用于提高負(fù)溫度系數(shù)電壓驅(qū)動(dòng)能力，調(diào)節(jié)R1和R2的比例可以調(diào)整負(fù)溫度系數(shù)電壓VBEIN大??；PTC為正溫度系數(shù)電壓補(bǔ)償部分。外圍啟動(dòng)電路在電源上電時(shí)驅(qū)動(dòng)基準(zhǔn)源使其擺脫“簡(jiǎn)并”的零偏置點(diǎn)，當(dāng)電路正常工作后，啟動(dòng)電路會(huì)與基準(zhǔn)源斷開(kāi)，避免影響其正常工作或使電路的性能變壞[6]。偏置電路為整個(gè)基準(zhǔn)源提供必需的電壓偏置IBIASP，EN_REF為控制基準(zhǔn)源的使能信號(hào)。

　　該基準(zhǔn)源的工作方式是：負(fù)溫度系數(shù)電壓產(chǎn)生部分輸出信號(hào)VBEIN，經(jīng)過(guò)PTC進(jìn)行正溫度補(bǔ)償后，輸出基準(zhǔn)信號(hào)VREF。

002.jpg

　　圖2所示為所提出的正溫度系數(shù)電壓補(bǔ)償部分PTC的結(jié)構(gòu)示意圖，它由6級(jí)PTCCORE逐級(jí)實(shí)現(xiàn)所需的正溫度補(bǔ)償系數(shù)。

003.jpg

　　圖3所示為負(fù)溫度系數(shù)電壓提供電壓驅(qū)動(dòng)能力的經(jīng)典單級(jí)折疊Cascode運(yùn)放電路原理圖，M1和M2為運(yùn)放輸入對(duì)管，INP和INN分別為運(yùn)放正負(fù)兩個(gè)輸入端口，OUT為運(yùn)放輸出。

　　1.2 原理分析

　　1.2.1 PTCCORE原理分析

004.jpg

　　圖4所示為正溫度系數(shù)電壓補(bǔ)償部分PTC的核心單元PTCCORE電路原理圖，可簡(jiǎn)單看作一個(gè)單位增益負(fù)反饋的緩沖器運(yùn)放。M1和M2串聯(lián)與M3構(gòu)成工作在亞閾值區(qū)的緩沖器運(yùn)放輸入對(duì)管，尺寸之比為1/2：2；M4和M5為輸入對(duì)管的電流鏡負(fù)載，流過(guò)電流之比為4：1。

　　根據(jù)亞閾值區(qū)MOS管的I-V指數(shù)特性，M1和M2流過(guò)的電流I1及M3流過(guò)的電流I2均與各自的柵源電壓VGS成指數(shù)關(guān)系，其I-V曲線特性符合指數(shù)關(guān)系，因此流過(guò)一定比例電流且尺寸不同的M1、M2管和M3管產(chǎn)生的失調(diào)電壓ΔVGS與溫度成正比關(guān)系，即輸出信號(hào)PTCOUT對(duì)輸入信號(hào)PTCIN能實(shí)現(xiàn)一定程度的正溫度補(bǔ)償，逐級(jí)迭代補(bǔ)償，最終獲得零溫度系數(shù)基準(zhǔn)電壓VREF。

　　J$SS1)I3B[NQ0E@$IBIZFQ1.png

　　上述公式中：I、I1、I2為圖4中相應(yīng)支路電流；VPTCIN和VPTCOUT為PTCCORE輸入/輸出節(jié)點(diǎn)電壓；VGSM1和VGSM3分別為M1和M3的柵源電壓；VG(M1)和VG(M3)分別為M1和M3的柵級(jí)電壓。W和L是MOS管的寬和長(zhǎng)；VT是MOS管的熱電壓；ID0是橫向三極管的飽和電流，與工藝有關(guān)；n是亞閾值斜率因子，用以描述柵極電壓在柵氧化層電容與耗盡區(qū)電容之間分壓關(guān)系的一個(gè)參量[7]。

　　1.2.2 基準(zhǔn)源原理分析

　　根據(jù)圖1所示為所提出基準(zhǔn)源的整體結(jié)構(gòu)：

　　VBE1=VBE2=VBE(4)

　　經(jīng)電阻R1和R2分壓得到：

　　567.jpg

　　式中，VBE是三極管基極和發(fā)射極間電壓差；R1和R2是分壓電阻值；K是波爾茲曼常數(shù)；q是電荷量。選擇合適的參數(shù)，將式(7)中VT和VBE的溫度系數(shù)抵消，即可得到零溫度系數(shù)的基準(zhǔn)電壓VREF。

2 基準(zhǔn)源仿真驗(yàn)證

　　2.1 仿真驗(yàn)證

　　上述第1節(jié)中所提出的基準(zhǔn)源在中芯國(guó)際SMIC 0.18 ?滋m CMOS工藝平臺(tái)電路實(shí)現(xiàn)并流片。

　　2.2 VBEIN負(fù)溫度系數(shù)仿真

　　仿真內(nèi)容：設(shè)置電源電壓為1.8 V，溫度從-40 ℃～125 ℃線性變化，直流掃描負(fù)溫度系數(shù)電壓產(chǎn)生部分輸出信號(hào)VBEIN的溫度系數(shù)。

005.jpg

　　仿真結(jié)果：圖5所示為直流掃描VBEIN仿真結(jié)果，VBEIN為負(fù)溫度系數(shù)電壓，全溫區(qū)變化幅度為224 mV，溫度系數(shù)為-1.35 mV/℃。

　　2.3 PTCCORE正溫度系數(shù)仿真

　　仿真內(nèi)容：設(shè)置溫度從-40 ℃～125 ℃線性變化，給PTCCORE提供450 mV輸入電平，直流掃描PTCCORE輸出電壓的溫度系數(shù)。

006.jpg

　　仿真結(jié)果：如圖6所示為直流掃描PTCCORE仿真結(jié)果，PTCIN為450 mV輸入信號(hào)，PTCOUT為輸出正溫度系數(shù)電壓，全溫區(qū)變化幅度36 mV，溫度系數(shù)約為+0.22 mV/℃。

　　2.4 基準(zhǔn)源整體仿真

　　仿真分析：根據(jù)2.2和2.3小節(jié)仿真結(jié)果所示，6級(jí)PTCCORE得到的正溫度系數(shù)與VBEIN的負(fù)溫度系數(shù)基本可以抵消，從而得到零溫度系數(shù)輸出基準(zhǔn)電壓VREF。

　　仿真內(nèi)容：設(shè)置溫度從-40 ℃～125 ℃變化，直流掃描6級(jí)PTCCORE輸出電壓的溫度系數(shù)。

007.jpg

　　仿真結(jié)果：如圖7所示為直流掃描6級(jí)PTCCORE輸入/輸出信號(hào)仿真結(jié)果，VBEIN為PTC輸入負(fù)溫度系數(shù)電壓；netA、netB、netC、netD和netE分別為第1級(jí)～第5級(jí)PTCCORE的輸出信號(hào)，對(duì)VBEIN逐級(jí)進(jìn)行正溫度補(bǔ)償；VREF為最后一級(jí)輸出1 V的零溫度系數(shù)電壓。

008.jpg

　　如圖8所示為直流掃描輸出信號(hào)VREF溫度系數(shù)仿真結(jié)果：全溫區(qū)變化幅度0.95 mV。

　　該基準(zhǔn)源版圖實(shí)現(xiàn)面積為220 m×110 m。

　　綜上，所提出的基準(zhǔn)源工作電壓為1.8 V，典型條件下功耗為4.5 ?滋A，-40 ℃～125 ℃全溫區(qū)范圍內(nèi)，基準(zhǔn)電壓VREF變化小于1 mV，可實(shí)現(xiàn)良好的溫度性能，版圖面積小于0.025 mm2。

3 結(jié)論

　　溫度補(bǔ)償是保證基準(zhǔn)源精度的最關(guān)鍵環(huán)節(jié)，本文基于利用亞閾值CMOS管工作特性實(shí)現(xiàn)對(duì)三級(jí)管VBE電壓負(fù)溫度系數(shù)補(bǔ)償?shù)脑?，提出了一種使用6級(jí)PTCCORE進(jìn)行正溫度補(bǔ)償?shù)母呔鹊凸幕鶞?zhǔn)源。該基準(zhǔn)源可以獲得1 V的基準(zhǔn)電壓，全溫區(qū)變化范圍小于1 mV，因此對(duì)其補(bǔ)償策略的研究是非常有意義的；但該基準(zhǔn)源仍存在一些有待進(jìn)一步深入探討的地方，例如圖8所示的VREF曲線顯示出高階補(bǔ)償影響因子的作用力，這與亞閾值器件模型緊密相關(guān)，是今后需努力深入研究的方向。

參考文獻(xiàn)

　　[1] 畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，譯.西安：西安交通大學(xué)出版社，2003.

　　[2] FILANOVSKY I M.Voltage reference using mutual com-pensation of mobility and threshold voltage temperature effects[C].ISCAS，2000：197-200.

　　[3] 李譯．低壓低功耗CMOS基準(zhǔn)源補(bǔ)償策略及電路設(shè)計(jì)[D]．西安：西安電子科技大學(xué)，2010.

　　[4] 宋晶．基于BiCMOS工藝的電壓基準(zhǔn)電路的研究與設(shè)計(jì)[D]．西安：西北工業(yè)大學(xué)，2007.

　　[5] 余國(guó)義．低壓低功耗CMOS參考基準(zhǔn)源的設(shè)計(jì)[D]．武漢：華中科技大學(xué)，2006.

　　[6] 池保勇.模擬集成電路與系統(tǒng)[M].北京：清華大學(xué)出版社，2009.

　　[7] 黎進(jìn)軍．亞閾值CMOS電壓基準(zhǔn)源的研究與設(shè)計(jì)[D]．廣州：華南理工大學(xué)，2012.


此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。