當前，北斗導航系統(tǒng)在大眾層級中的普及應用有一定難度，相對于GPS的市場占有率，走北斗/GPS雙模兼容之路不失為一種策略。為此本文提出了北斗/GPS雙模兼容射頻接收模組的設計方案，并詳述了具體的設計經(jīng)驗，方案可以滿足用戶對高定位精度的需求[1-2]。
    本文采用雙MAX2769芯片的設計方案，芯片的工作性能比普通國產(chǎn)多模RFIC好，成本也遠小于國產(chǎn)的相關射頻接收模組。另外本文闡述的雖是北斗/GPS雙模射頻接收模組設計，但只需通過SPI總線進行相關寄存器配置，即可實現(xiàn)GPS_L1、GLONASS_L1、Galileo_E1、BDII_B1任意兩兩組合的雙模射頻接收模組的應用，這也正是本文的實用創(chuàng)新之處。
1 關鍵技術指標分析
    在密集而復雜的電磁環(huán)境中，為實現(xiàn)接收機的高靈敏度和大動態(tài)范圍，射頻接收模組的設計中必須認真考慮靈敏度和動態(tài)范圍問題[3-4]。

  

    分析式(4)可知，在滿足設計要求的條件下，第一級若采用兩級低噪聲放大器（LNA）結構，則整機噪聲系數(shù)會提高很多。
1.2 系統(tǒng)增益與動態(tài)范圍
    衛(wèi)星導航接口控制文件規(guī)定：衛(wèi)星發(fā)射的導航信號到達接收機天線輸入口的最小保證電平：GPS_L1為-130 dBm，BDII_B1為-133 dBm[5]。實際應用中，天線口的信號強度還與衛(wèi)星的高度、仰角以及接收天線的接收面積和接收機所處的工作環(huán)境有關，因此接收天線口所接收到的信號強度是一個動態(tài)的變化范圍。另外，由于接收機射頻模組的非線性特性，各級輸出會存在大量的雜散分量，這些雜散分量若是落入工作帶寬內(nèi)，將會影響信號的信噪比。因此，業(yè)內(nèi)定義三階截點來表征這種非線性特性，同時還定義了無雜散動態(tài)范圍（SFDR）用于比較不同接收機的動態(tài)特性[6]，SFDR的表達式為：

    接收模組的ADC特性取決于系統(tǒng)設計要求，接收鏈路的總增益依賴于ADC和天線口熱噪聲功率。因此在指標分配時，要使鏈路具有盡可能低的噪聲系數(shù)和盡可能高的三階截點。
2 射頻模組的具體設計
2.1 總體框圖
    衛(wèi)星導航信號經(jīng)過天線、第一級LNA、第二級LNA、二等分功分器后，分別進入射頻通道，各射頻通道對接收到的衛(wèi)星信號進行下變頻、中頻濾波和放大，最后送到模/數(shù)轉換ADC并輸出數(shù)字中頻信號。模組的總體框圖如圖2所示。

2.2 LNA電路設計
    在設計LNA時，主要考慮噪聲系數(shù)和增益。為了保證接收鏈路具有盡可能低的噪聲系數(shù)，同時防止因增益過高而使放大器工作產(chǎn)生自激，本模組采用兩級LNA設計結構。另外，由于北斗B1/GPS_L1的載波頻率鄰近，這里將各通道的LNA級統(tǒng)一處理，設計成一個通道。
    LNA1采用美信公司的MAX2659芯片，它是一款專用于導航領域的低噪聲放大器，封裝尺寸僅為1.5 mm×1.0 mm，在1.5～1.6 GHz頻段具有高達20.5 dB的增益，噪聲系數(shù)低至0.8 dB。LNA2采用安捷倫公司的MGA85563芯片，在1.5～1.6 GHz頻段的增益達18 dB，噪聲系數(shù)低至1.6 dB，三階截點IP3可調(diào)范圍為12 dBm～17 dBm。雙LNA結構的應用電路如圖3所示。
2.3 射頻電源設計

    射頻接收模組涉及LNA、混頻器、鎖相環(huán)（PLL）、壓控振蕩器（VCO）、中頻放大器、ADC等電路，這些模擬電路對噪聲十分敏感，為它們的正常工作提供的直流電源必須在滿足壓差的條件下具備低噪聲、高電源紋波抑制比（PSRR）和快速瞬態(tài)響應特性[7]。LDO（Low Dropout Regulator）是一種微功耗的低壓差線性穩(wěn)壓器，其具有較好的輸出噪聲和較高的電源抑制比，因此特別適用于射頻電源的設計。
    根據(jù)LDO的工作原理，LDO的輸出噪聲受其內(nèi)部設計和外部旁路、補償電路的影響。其中LDO的基準源是其輸出噪聲的主要來源。為降低基準源的噪聲影響，必須使用連接基準源的旁路電容。增大旁路電容能夠減少基準源的輸出噪聲，但旁路電容值的增大，也會導致LDO的輸出電壓上升速率變慢，影響射頻模組的正常供電，使用時需要注意。LDO的輸出電容值也必須與負載匹配，這樣既有利于提高電源的快速瞬態(tài)響應特性，又有利于降低LDO的高頻輸出噪聲。
    本文選用TI的TPS793XX系列芯片，它是一款專用于射頻領域的LDO，在10 kHz頻率處具有高達70 dB的PSRR，輸出噪聲低至32 ?滋VRMS，響應時間為50 ?滋s，壓差低至112 mV。以GPS通道為例，其電源電路如圖4所示。
2.4 參考時鐘晶振電路設計
    本射頻接收模組中ADC采樣與下變頻器使用的是同一參考時鐘，時鐘晶振輸出的頻率偏差會傳遞給下變頻器輸出的中頻信號，此時再使用帶有頻偏的采樣時鐘就會造成數(shù)據(jù)位的移位、偽碼相位偏移、多普勒頻移值估算誤差增大。因此，保證頻率穩(wěn)定度、減少相位噪聲是晶振電路設計的關鍵。本模組選用了0.5 ppm的TCXO，并經(jīng)SN74LVC1G04整形輸出。晶振的供電部分為防止電源噪聲和地電位的跳躍，采用了濾波和去耦電路，這里使用村田公司BLM15系列的鐵氧體磁珠，簡化供電濾波電路的設計。晶振部分的設計電路如圖5所示。

2.5 底層驅動設計
    本射頻模組采用兩片美信的MAX2769B射頻芯片，芯片本身支持GPS_L1、GLONASS_L1、GALIEO_E1、BDII_B1頻段，片內(nèi)集成LNA、混頻器、鏡像抑制濾波器、PGA、VCO、N分頻頻率合成器、晶體振蕩器和多位ADC。在設計時需要根據(jù)導航信號的特性設置相應的配置寄存器。本文使用Verilog語言編寫了4組與導航系統(tǒng)對應的驅動程序。以北斗B1的驅動程序為例，使用ModelSim對驅動程序進行仿真，如圖6所示。

2.6 PCB設計
    影響射頻接收模組靈敏度的因素除了前述內(nèi)容，PCB設計也不容忽視，如射頻路徑、射頻接地、射頻電源PCB、中頻輸出數(shù)據(jù)線都需要認真考慮。
    由于射頻信號的趨膚效應，射頻路徑及晶振參考時鐘路徑必須滿足3 W原則，同時還要匹配到50 ?贅。不良的射頻接地也會導致寄生噪聲、不期望的耦合和干擾增加，設計時除了正常的接地路徑要滿足最短原則外，還需要關注各級放大器鏈上的直流供電和直流偏置端口，這些特殊接地端口的阻抗對交流或射頻電流必須接近于零，“零”電容、“無窮大”電感對于這些接地是一種很好的輔助手段。
    晶振、電源是射頻模組中的兩大主要干擾源，電源部分的PCB設計除了前述的內(nèi)容，還要保證完整的參考電源層和地層，兩者之間的間距應盡可能短，以提高電路板噪聲耦合性能。本模組采用T-G-P-B板層結構；晶振部分除了要遠離射頻路徑以外，供電端口要增大供電線寬以降低耦合噪聲。
3 射頻模組的測試分析
3.1 模組的功能指標測試
    功能指標測試涉及電源紋波、噪聲系數(shù)、三階截點和增益，測試結果見表1。天線口噪聲功率譜密度的測試結果如圖7所示。

3.2 模組的應用測試
    模組的應用測試涉及工作性能和穩(wěn)定性兩方面，測試方法：在同基帶程序和基帶電路的情況下，比較本模組與商用RX3007模組的工作性能，同時將這兩款接收機與商用合芯星通接收機、泰斗微接收機進行定位性能比較。這里以北斗的B1信號測試為例，測試結果如圖8所示。

    測試結果表明，本文設計的射頻接收模組捕獲的衛(wèi)星個數(shù)比實驗室商用RX3007模組多，輸出的信號載噪比都比其他商用接收機高一些，定位經(jīng)緯度與商用RX3007模組差不多，比其他商用接收機的性能稍好。
    雙?；蚨嗄Ｐl(wèi)星導航接收機可以減少衛(wèi)星導航信號被干擾或遮擋的可能，同時還能減少衛(wèi)星分布的幾何因子，提高接收機的定位精度。本文設計的北斗和GPS雙模兼容射頻接收模組有著廣闊的應用前景，同時還有利于當前北斗民用市場的推廣及應用。本文針對多模導航接收機的應用，提出了射頻接收模組的設計方案，詳述了具體的設計經(jīng)驗，并進行了功能和應用性能的測試。測試結果表明模組性能良好，工作穩(wěn)定，可直接應用于當前多模導航接收機的研究中。
參考文獻
[1] 李杰，周健軍.一種GPS/Galileo雙模雙頻接收機射頻前端芯片設計[J].微電子學與計算機，2009，26(7)：88-91.
[2] 吳鳳柱，何矞，焦旭，等.GPS/SINS緊組合導航系統(tǒng)信息融合技術研究[J].電子技術應用，2013，39(2)：67-69，73.
[3] 全會閣，劉宏立，童調(diào)生.2.4G直接下變頻接收機射頻前端的設計與研究[J].微計算機信息，2006，22(12-2)，118-120.
[4] 曹鵬，費元春.射頻模擬前端對數(shù)字中頻接收機動態(tài)范圍影響的研究[J].電子學報，2007，12(35)：2312-2314.
[5] 中國衛(wèi)星導航系統(tǒng)管理辦公室.北斗衛(wèi)星導航系統(tǒng)空間信號接口控制文件公開服務信號B1I(1.0版)[Z].2012.
[6] WANG Q，SOMA M.RF front-end system gain and linearity built-in test[C].VLSI Test Symposium，Proceedings，24th IEEE，2006：228-233.
[7] 朱龍飛，莫太山，葉甜春.高電源抑制比低溫漂帶隙基準源設計[J].電子技術應用，2013，39(5)：35-37，40.