這一小節(jié)談談運放的電源抑制比。在理想運放中，運放的特性不會隨電源電壓的變化而變化。當然，分析理想運放時，我們使用的電源，也會被假設成理想電源。但實際情況并非如此，實際的運放，電源電壓發(fā)生變化時，總會引起運放參數的變化。這就引出運放的一個重要參數，運放的電源抑制比PSRR。維基百科中給出了PSRR的詳細定義，就是當運放的電源電壓發(fā)生變化時，會引起運放的輸入失調電壓的變化，（又是失調電壓），這兩個變化的比就是運放的PSRR。如下式

        通常用dB表示。PSRR = 20log(⊿Vcc/⊿Vios)。有些數據手冊中，也會通過失調電壓對電源變化的比來表示。單位一般用uV/V。如下圖，是OPA365的datasheet中的表示，這個也不難理解。我們不用為找不到上式定義的比率dB值，而感動傷心。這兩種表示方法，都可以讓我們清楚的理解到運放對電源電壓變化的抑制能力。

        PSSR為有限值的原因，也是來源于運放差分輸入管的不完全匹配。下面著重討論它的影響。如下圖是對OPA376運放的一個計算實例。當電源電壓變化500mV時，就會引起輸入失調電壓10uV的變化，如果放大倍數為2，剛輸出端變會產生20uV的變化。一些電路放大的倍數更大，則輸出失調電壓變更大。這足以使一個輸送給16bitsADC的信號產生誤差。（16位ADC的一個LSB對應的變化為15ppm of FSR）。