對于大多數(shù)SoC（System on a Chip）設(shè)計而言，時鐘發(fā)生器模塊是必不可少的組成部分。提供時鐘參考源一般有兩種方式[1]：一種是使用晶體振蕩器。它能夠提供頻率精度很高的時鐘信號，并且該頻率受電源電壓、溫度以及工藝（PVT）的影響很小，但需要額外占用兩個PAD來連接芯片外面的晶體，從而增加了芯片的面積和成本。同時，對于外部環(huán)境的干擾，晶體振蕩器存在停振的可能。另外一種是集成于芯片內(nèi)部的振蕩器。對于對時鐘頻率要求不是太高的應(yīng)用環(huán)境，采用內(nèi)部的振蕩器既可以節(jié)省面積，又可以保證其工作的可靠性。目前，出于功耗和性能的考慮，芯片往往設(shè)計多種工作模式。當(dāng)芯片空閑時，為了節(jié)省功耗，可以讓芯片進入休眠模式。在休眠模式下，芯片主時鐘會被關(guān)閉。為了使芯片能從休眠模式中被喚醒，芯片仍然需要一個低頻的時鐘信號[2-3]。此時，低頻時鐘電路的功耗是最受關(guān)注的指標(biāo)，在低功耗的基礎(chǔ)上，提高頻率穩(wěn)定性是設(shè)計中需要解決的問題。

    本文設(shè)計的振蕩器除了作為MCU芯片的低功耗模式時鐘以及睡眠模式喚醒源，還可用作上下電復(fù)位電路中濾波以及延時的時鐘源[4]。要求在低于復(fù)位放開閾值電壓時即能工作，故該振蕩器工作電壓范圍應(yīng)較大。本文采用的振蕩器屬于張弛振蕩器，主要由與電源無關(guān)的電流源/恒流源充放電電路、遲滯比較器和控制開關(guān)組成。通過改進的對電容充放電方式，在保證輸出頻率對電源電壓敏感度的基礎(chǔ)上，省去了該振蕩器對參考電壓的需求，即不需要參考源模塊配合其工作，因而達到了進一步降低芯片功耗的目的。
1 電路設(shè)計與分析
1.1 電路結(jié)構(gòu)與原理
    本文設(shè)計的振蕩器結(jié)構(gòu)如圖1所示，由基準(zhǔn)電流源/恒流源充放電電路以及比較器組成。

    其工作原理為：由基準(zhǔn)電流源電路產(chǎn)生與電源無關(guān)的電流，用該電流的鏡像電流對電容進行充放電。其中，當(dāng)S1為高電平時，S2為低電平，即此時比較器的輸出為低電平。從而通過PMOS管M5對C0的左端N1進行恒流充電，同時通過NMOS管M6對C0的右端N2進行恒流放電。隨著N1點的電位上升N2點電位下降，當(dāng)N1與N2的電位差大于遲滯比較器的遲滯窗口時，比較器的輸出跳變?yōu)楦唠娖?，?dǎo)致S1跳變?yōu)榈碗娖?，同時S2跳變?yōu)楦唠娖?。同理，通過PMOS管M5對C0的左端N1進行恒流放電，同時通過NMOS管M6對C0的右端N2進行恒流充電。N1點電位下降，N2點電位上升，當(dāng)N2與N1的電位差大于遲滯比較器的遲滯窗口時，比較器輸出反相，變?yōu)榈碗娖?。從而完成了時鐘信號產(chǎn)生一個周期的變化過程。
    由于遲滯比較器的輸入級采用NMOS管，為了使電容兩端的電壓在遲滯比較器正常工作輸入范圍之內(nèi)，在設(shè)計中添加M7，使得工作時N1、N2點的電壓不會低于一個NMOS管的閾值電壓和兩個過驅(qū)動電壓之和，從而達到了遲滯比較器正常工作時對輸入電壓的要求。
    振蕩周期公式如下：
    
其中，ΔV為遲滯比較器的遲滯窗口大小。由式(1)可知振蕩周期與遲滯窗口、充放電電流以及電容大小有關(guān)。由于充放電電流是由與電源無關(guān)的電流源產(chǎn)生，比較器遲滯窗口也與電源電壓無關(guān)，因此，電路的輸出頻率受電源電壓的影響較小。
    在常見的張弛比較器[5]中，比較器的電壓判決通常需要參考源模塊提供參考電壓用來與電容充放電極板上的電壓做比較，從而產(chǎn)生時鐘信號。而參考源的產(chǎn)生需要另外消耗功耗，同時參考源的溫度特性會影響輸出頻率的溫度特性。而在本設(shè)計中，通過對電容兩端進行充放電，消除了振蕩器對參考電壓源的需求，從而節(jié)省了功耗。
    由于S1和S2的反相對稱性影響輸出時鐘信號的占空比，因此采用正反饋結(jié)構(gòu)來提高S1和S2的反相對稱性，從而提高了輸出時鐘信號的占空比特性。
1.2 與電源電壓無關(guān)的電流源
    由M1～M6以及RP1和RD2組成與電源電壓無關(guān)的電流源[6]，如圖2所示，MS1～MS3為啟動電路[7]。正常工作時，MS4管開啟，將MS3管柵極電壓拉低，從而MS3管關(guān)斷，不影響電流源電路正常工作；當(dāng)電流源處于異常零狀態(tài)時，M5/6管的柵極維持高電平，M1/2管的柵極電壓保持低電平，MS4管關(guān)斷，MS3管開啟，從而將M5/6管的柵極拉低，使得電流源電路開啟。

    電流源支路上產(chǎn)生的電流為M1和M2的ΔVGS與電阻的比值，其中，為了進一步提高電流與電源電壓的不相關(guān)性，采用cascode結(jié)構(gòu)。為了提高溫度特性，電阻采用多晶硅電阻RP1和擴散電阻RD2串聯(lián)的形式實現(xiàn)。其中，多晶硅電阻為負溫度系數(shù)，擴散電阻為正溫度系數(shù)，故采用一定比例串聯(lián)多晶硅電阻和擴散電阻，使總電阻值與溫度無關(guān)。
1.3 遲滯比較器
    在本設(shè)計中，使用的遲滯比較器如圖3所示。采用高增益開環(huán)比較器的輸入級使用內(nèi)部正反饋實現(xiàn)遲滯結(jié)構(gòu)[8]。

    其中，M5管柵極偏置電壓取自電流源產(chǎn)生電路。為了使電路內(nèi)部正反饋系數(shù)大于負反饋系數(shù)，M6/7的寬長比應(yīng)該大于M3/4的寬長比。通過改變該寬長比和流過M5的電流可以調(diào)節(jié)該比較器的遲滯窗口。
2 仿真結(jié)果
    該上電復(fù)位電路采用GSMC 0.18 μm CMOS工藝設(shè)計。使用Cadence Spectre工具對電路進行仿真，在典型情況下，電路中充放電電容兩端的電壓波形以及輸出CLK波形如圖4所示。從圖中可以看到，由于恒流源充放電的緣故，電容兩端電壓的上升和下降基本上呈線性變化，但在開關(guān)切換的瞬間會有一些毛刺，惡化了電容兩端電壓的線性變化特性，但并沒有影響到電路正常工作。輸出CLK信號的占空比為49.97%、在5 V電源供電下，整體電路消耗平均電流為2.67 μA。

    在不同的溫度和電源電壓下，電路CLK信號輸出頻率如圖5所示。從圖中可以看到，在電源電壓從2 V～5.5 V，以及溫度從-40 ℃～+85 ℃的變化范圍內(nèi)，其輸出頻率從115.6 kHz～125.2 kHz變化，與典型條件下的123.6 kHz的輸出頻率相比，其輸出頻率誤差范圍為-6.5%~1.3%。

    在不同電源電壓和溫度下，振蕩器消耗的平均電流如圖6所示。從圖中可以看到，在電源電壓從2 V～5.5 V、以及溫度從-40 ℃～+85 ℃的變化范圍內(nèi)，平均電流消耗從0.95 μA到3.4 μA變化。

    本文所設(shè)計的振蕩器電路采用弛豫充放電的原理，通過改進的方式對電容兩端進行恒流充放電，并使用比較器的方式對電容兩端電壓進行比較，省去了比較器對參考電平的需求，使設(shè)計更為簡單，并且節(jié)省了參考電平產(chǎn)生模塊所需的功耗。仿真結(jié)果證明，在較寬的電源電壓和溫度范圍內(nèi)，振蕩器能產(chǎn)生頻率穩(wěn)定的方波信號，整體功耗較小，能滿足MCU對低功耗低頻振蕩器的要求。除了MCU芯片，該振蕩器還適用于其他對降耗要求較高的低頻應(yīng)用場合。
參考文獻
[1] Tsai Chaofang，Li Wanjing，Chen Pengyu，et al.On-chip reference oscillators with process，supply voltage and temperature compensation[C].2010 International Symposium.Kaohsiung：Next-Generation Electronics，2010：108-111.
[2] Chen Hungwei.A low power and fast wake up circuit[C]. Vancouver：ISCAS，2004：293-296.
[3] Lim Joonhyung，Lee Kwangmook，Cho Koonsik.Ultra low power RC oscillator for system wake-up using highly precise auto-calibration technique[C].Sevilla：ESSCIRC，2010：274-277.
[4] WADHWA S，MISRI K，MUHURY D，et al.Power on reset cir cuit：US，0012409[P].2006-01-19.
[5] VITA G D，MARRACCINI F，IANNACCONE G.Low-voltage  low-power CMOS oscillator with low temperature and process sensitivity[C].New Orleans：ISCAS，2007：2152-2155.
[6] Zhang Xun，Wang Peng，Jin Dongming.Sub-1V CMOS voltage reference based on weighted VGS[J].Chinese Journal  of Semiconductors，2006，27(5)：774-777.
[7] 池保勇．模擬集成電路與系統(tǒng)[M]．北京：清華大學(xué)出版社，2009：202-203．
[8] ALLEN P E，HOLBERG D R.CMOS analog circuit design[M].Second Edition.Beijing：Publishing House of Electronics  Industry，2002：218-236.