引言
所有模數(shù)轉(zhuǎn)換器（ADC）都有一定數(shù)量的折合到輸入端的噪聲——它被看作一種與無噪聲ADC的輸入端串聯(lián)的噪聲源模型。不能把折合到輸入端的噪聲與量化噪聲相混淆，量化噪聲僅在ADC處理隨時間變化的信號時有意義。在大多數(shù)情況下，輸入噪聲越小越好；但是在有些情況下，輸入噪聲實際上對提高分辨率是有幫助的。如果現(xiàn)在你覺得這似乎沒有道理，那么請閱讀本文以弄明白有些噪聲怎樣可以是好噪聲。
折合到輸入端的噪聲（編碼變遷噪聲）
實際的ADC在許多方面與理想的ADC有偏差。折合到輸入端的噪聲（又稱作有效輸入噪聲）無疑是偏離理想值，它對ADC總傳遞函數(shù)的影響如圖1所示。當(dāng)模擬輸入電壓增加時，“理想的”ADC（如圖1a所示）保持一個恒定的輸出編碼直到達(dá)到一個變遷區(qū)，在那一點上輸出編碼立刻跳變到下一個量化值，并且一直保持到達(dá)到下一個變遷區(qū)域。理論上理想的ADC具有零編碼變遷噪聲，并且變遷區(qū)域的寬度等于零。實際的ADC有一定數(shù)量的編碼變遷噪聲，因而具有有限的變遷區(qū)域?qū)挾?。圖1b示出編碼變遷噪聲寬度約為一個最低有效位（LSB）峰峰值（P-P）噪聲的情況。
圖1. 編碼變遷噪聲（折合到輸入端的噪聲）及其對ADC傳遞函數(shù)的影響
從內(nèi)部結(jié)構(gòu)來看，所有ADC電路都會由于電阻器噪聲和“kT/C”噪聲而產(chǎn)生一定數(shù)量的有效值（RMS）噪聲。這種噪聲，甚至對于直流輸入信號也會出現(xiàn)，認(rèn)為是造成編碼變遷噪聲的原因，現(xiàn)在通常稱作折合到輸入端的噪聲。折合到輸入端的噪聲最常用的表征方法是檢查大量輸出采樣的直方圖，同時ADC的輸入端保持在一個恒定的直流值。最高速或最高分辨率ADC的輸出是編碼的分布，通常集中在直流輸入標(biāo)稱值的周圍（見圖2）。
為了測量折合到輸入端的噪聲的數(shù)量，要將ADC的輸入端接地或連接到一個深度去耦的電壓源，然后采集大量的輸出采樣并且將其繪制為直方圖（如果ADC的輸入標(biāo)稱值為0 V，則稱之為輸入接地直方圖）。由于該噪聲是近似的高斯（Gaussian）分布，所以該直方圖的標(biāo)準(zhǔn)偏差σ可以計算，它相當(dāng)于RMS輸入噪聲。欲獲知如何從直方圖數(shù)據(jù)計算σ值的詳細(xì)介紹，請見深入閱讀資料6。通常的做法是用LSB 的RMS來表示這種RMS噪聲，相當(dāng)于折合成ADC滿度輸入范圍的RMS電壓。如果模擬輸入范圍以數(shù)字量或個數(shù)來表示，那么輸入值（例如，σ）可以用LSB的數(shù)量來表示。
圖2.折合到輸入端的噪聲對ADC的輸入接地直方圖的影響，該ADC具有很小的DNL
盡管ADC內(nèi)在的微分線性誤差（DNL）會造成與理想的高斯分布的偏差（例如，圖2中有一些DNL是很明顯的），但應(yīng)當(dāng)至少近似于高斯分布。如果有顯著的DNL偏差，那么應(yīng)對于幾個不同的DC輸入電壓進(jìn)行平均計算σ值。如果編碼分布明顯是非高斯分布的，例如有大而明顯的波峰或波谷，這就表明對ADC設(shè)計得不好，或很可能是印制電路板（PCB）布線不好，接地技術(shù)差，或電源去耦不正確（見圖3）。出現(xiàn)麻煩的另一個跡象是，當(dāng)ADC的直流輸入超過ADC的輸入電壓范圍時使高斯分布的寬度劇烈變化。
圖3. 對ADC設(shè)計的不好以及其PCB布線、接地或去耦不好時的輸入接地直方圖
無噪聲（無閃爍）碼分辨率
ADC的無噪聲碼分辨率是指超過這個位（bit）數(shù)它就不能清楚分辨?zhèn)€別編碼的分辨率。這種限制是由于上文所述與所有ADC相關(guān)的有效輸入噪聲（或折合到輸入端的噪聲），通常表示為一個以LSB rms為單位的RMS值。RMS噪聲乘以因數(shù)6.6 ，轉(zhuǎn)換為有用的P-P噪聲（可表示編碼的實際不確定性），表示為LSB P-P。
圖4. AD77301Σ-ΔADC的無噪聲碼分辨率
由于一個N bit ADC的總轉(zhuǎn)換編碼數(shù)是2N LSB，因此總的無噪聲碼數(shù)量等于：
無噪聲編碼數(shù)量可通過計算以2為底的對數(shù)轉(zhuǎn)換為無噪聲（二進(jìn)制）碼分辨率，用下式表示：
無噪聲碼分辨率指標(biāo)一般與高分辨率Σ-ΔADC有關(guān)，它通常是采樣速率、數(shù)字濾波器帶寬和可編程增益放大器（PGA）增益（因此關(guān)系到輸入范圍）的函數(shù)。圖4示出典型的無噪聲碼分辨率表，取自Σ-Δ ADC AD7730的產(chǎn)品技術(shù)資料。
應(yīng)當(dāng)注意的是，對于50 Hz輸出數(shù)據(jù)速率和610 mV輸入范圍的Σ-ΔADC，其無噪聲碼分辨率是16.5 bit（80,000個無噪聲編碼）。在這些條件下的建立時間為460 ms，從而使得這種ADC非常適合用于精密電子秤應(yīng)用。這種數(shù)據(jù)可以從許多適合精密測量應(yīng)用的高分辨率Σ-ΔADC的產(chǎn)品技術(shù)資料中獲得。
滿度范圍與RMS輸入噪聲（而不是P-P噪聲）的比率有時用于計算分辨率。在這種情況下，采用術(shù)語有效分辨率。應(yīng)當(dāng)注意，在相同條件下，有效分辨率比無噪聲碼分辨率大log2（6.6），約為2.7 bit。
一些制造商喜歡采用有效分辨率而不是無噪聲碼分辨率，因為那樣bit位數(shù)較高——用戶應(yīng)當(dāng)仔細(xì)檢查產(chǎn)品技術(shù)資料以確認(rèn)實際上采用的是哪種分辨率定義。
數(shù)字平均提高分辨率和減少噪聲
通過數(shù)字平均可以減少折合到輸入端的噪聲的影響?？紤]一個16 bit ADC，它以100 kSPS采樣速率工作具有15 bit 無噪聲碼分辨率。對一個同樣信號的每次輸出采樣做兩次測量結(jié)果平均，使有效采樣速率減少到50 kSPS，信噪比（SNR）提高3 dB并且無噪聲碼分辨率提高到15.5 bit。如果對每次輸出采樣做四次測量平均，采樣速率減少到25 kSPS，SNR提高6 dB并且無噪聲碼分辨率提高到16 bit。
我們甚至可以進(jìn)一步對每次輸出采樣做16 次測量的平均，輸出采樣速率減少到6.25 kSPS，SNR再增加6 dB，無噪聲碼分辨率增加到17bit。為了明顯提高“分辨率”，必須實行多次精密平均。
平均過程也有助于平滑ADC傳遞函數(shù)的DNL誤差。這可以通過ADC在量化編碼k上有失碼的簡單情況來舉例說明。盡管編碼k由于大的DNL誤差而失去，但兩個相鄰編碼k–1和k+1的平均值仍等于k。
因此這種方法以犧牲總體輸出采樣速率和額外數(shù)字硬件為代價有效地用來增加ADC的動態(tài)范圍。還應(yīng)當(dāng)注意的是，平均過程不會修正ADC內(nèi)在的積分線性誤差（INL）。
現(xiàn)在，考慮一個具有極低折合到輸入端的噪聲的ADC的情況，無論進(jìn)行多少采樣，其直方圖都示出一個單個編碼。對于這個ADC，數(shù)字平均會起什么作用? 答案很簡單——沒有作用! 無論對多少采樣進(jìn)行平均，結(jié)果都一樣。但是，一旦有足夠大的噪聲施加到輸入信號，就會有多于一個的編碼出現(xiàn)在直方圖中，平均方法又開始起作用。因而很有意思，有些少量的噪聲是好噪聲（至少對于平均方法而言）；但是，出現(xiàn)在輸入端的噪聲越多，就需要越多的平均以達(dá)到同樣的分辨率。
不要混淆有效位數(shù)（ENOB）和有效分辨率或無噪聲碼分辨率
由于術(shù)語的相似性，有效位數(shù)和有效分辨率經(jīng)常被以為是相同的。但情況不是這樣。
有效位數(shù)（ENOB）是當(dāng)用一個滿度正弦波輸入信號激勵A(yù)DC時對其輸出的快速傅立葉變換（FFT）分析所產(chǎn)生的。計算所有噪聲和失真項的平方和的平方根（RSS）值，可定義信號對噪聲加失真的比率，稱作信噪失真比〔S/（N+D）〕或信納比（SINAD）。一個理想的N bit ADC的理論SNR由以下公式給出：
通過將公式5中的SNR用計算出的ADC的SINAD代替并且對N進(jìn)行求解，可以計算出ENOB。
用于計算SINAD和ENOB的噪聲和失真不僅包括折合到輸入端的噪聲，而且包括量化噪聲和失真項。SINAD和ENOB用于測量ADC的動態(tài)性能，而有效分辨率和無噪聲碼分辨率用于衡量在直流輸入條件下ADC的噪聲，在直流輸入條件下量化噪聲不是一個問題。
使用噪聲抖動提高ADC的無雜散動態(tài)范圍
無雜散動態(tài)范圍（SFDR）是RMS信號幅度與最大雜散頻譜分量RMS值的比率。在高速ADC中，使SFDR達(dá)到最大的兩個基本限制是前端放大器和采樣保持電路產(chǎn)生的失真以及由于ADC編碼器部分的傳遞函數(shù)的非線性產(chǎn)生的失真。獲得高SFDR的關(guān)鍵是將這兩個非線性誤差減至最小。
雖然從ADC外部沒有辦法顯著減少由其前端引起的固有失真，但是通過適當(dāng)?shù)厥褂?em>抖動（有意施加到模擬輸入信號的外部噪聲），可減小ADC的編碼器傳遞函數(shù)中的DNL誤差。
在某些條件下，可利用抖動來提高ADC的SFDR（見深入閱讀資料2～5）。例如，甚至在理想的ADC當(dāng)中，在量化噪聲和輸入信號之間也存在相關(guān)性。這種相關(guān)性會降低ADC的SFDR，尤其是當(dāng)采樣頻率是輸入信號頻率的整數(shù)倍時。大約1/2 LSB RMS寬帶噪聲和輸入信號相加以便隨機(jī)化量化噪聲并且將這種相關(guān)性影響減至最?。ㄒ妶D5a）。但是，在大多數(shù)系統(tǒng)中，噪聲已經(jīng)疊加在信號之上（包括ADC的折合到輸入端的噪聲），所以不需要另外的抖動噪聲。如果增加寬帶RMS噪聲超過約一個LSB，那么會按比例減少SNR并且無需其它的改進(jìn)方法。
另外一種已經(jīng)開發(fā)的噪聲抖動方法是使用較大量的抖動噪聲以隨機(jī)化ADC的傳遞函數(shù)。圖5b示出一個包含偽隨機(jī)數(shù)發(fā)生器驅(qū)動一個DAC的抖動噪聲源。首先從ADC輸入信號中減去這個抖動噪聲，然后經(jīng)過數(shù)字化添加到ADC輸出端，因此使SNR無明顯降低。但是，這種方法有一個固有的缺點，就是當(dāng)抖動信號幅度增加時必須減小ADC輸入信號的擺幅以防止過驅(qū)動ADC。應(yīng)當(dāng)注意的是，盡管這種方案改善了由ADC編碼器非線性產(chǎn)生的失真，但它不能顯著改善由其前端產(chǎn)生的失真。
圖5.使用抖動隨機(jī)化ADC傳遞函數(shù)
另一種比較容易實現(xiàn)的方法，尤其是在寬帶接收器中，是在有用信號帶寬之外注入一個窄帶抖動信號，如圖6所示。通常，因為沒有信號分量處于直流附近的頻率范圍，所以常常在這個低頻區(qū)域注入一個抖動信號。注入抖動信號的另一個可能的區(qū)域是稍小于fS /2的區(qū)域。因為抖動信號相對于有用信號帶寬（通常幾十萬赫茲帶寬就足夠了）僅占用很小一部分，所以沒有明顯降低SNR，如果抖動是寬帶信號則會顯著降低SNR。
圖6.注入帶外抖動以提高ADC的SFDR
分級式或流水線式ADC，例如ad6645/products/product.html">AD66452 14bit，105MSPS ADC （見圖7），在ADC范圍內(nèi)特定編碼變遷點處具有非常小的DNL誤差。AD6645包括一個5 bit ADC（ADC1），以及隨后的5 bit ADC（ADC2）和6 bit ADC（ADC3）。僅在ADC1變遷點處會出現(xiàn)很大的DNL誤差——在ADC2和ADC3變遷點處出現(xiàn)的DNL誤差都很小。與ADC1相關(guān)的有25 = 32個變遷點，對于2.2 V滿度輸入范圍，每68.75 mV（29 = 512 LSB）發(fā)生一次變遷。
圖7. AD6645 14 bit，105 MSPS ADC簡化框圖
圖8示出這些非線性誤差放大的示意圖。
圖8. AD6645分級變遷點的DNL誤差（放大的示意圖）
對于大約為200 MHz的模擬輸入，與編碼器產(chǎn)生的失真相比，AD6645前端產(chǎn)生的失真分量可以忽略。也就是說，AD6645傳遞函數(shù)的靜態(tài)非線性誤差是SFDR的主要限制。
我們的目標(biāo)是在ADC輸入范圍內(nèi)選擇適當(dāng)范圍的帶外抖動以便隨機(jī)化這些小DNL誤差，從而減少平均的DNL誤差。實驗上采用的方法是，使P-P抖動噪聲覆蓋約兩個ADC1變遷區(qū)域?qū)NL有最大改善。對于較高幅度的噪聲，DNL沒有顯著的改善。兩個ADC1變遷區(qū)域覆蓋1024 LSB P-P，或大約155 （= 1024/6.6） LSB RMS。
圖9中第一張曲線圖示出輸入信號范圍中的一小段內(nèi)的無抖動DNL誤差，包括兩個分級點，它們相距68.75 mV（512 LSB）。第二張曲線圖示出加入155 LSB RMS抖動（隨后經(jīng)過濾波輸出）后的DNL誤差。這個抖動幅度相當(dāng)于大約–20.6 dBm。應(yīng)當(dāng)注意對DNL誤差的顯著改善。
可用許多方法產(chǎn)生抖動噪聲。例如，可使用噪聲二極管，但是對一只寬帶雙極型運算放大器的輸入電壓噪聲進(jìn)行簡單地放大可提供一種比較經(jīng)濟(jì)的解決方案。這種方法在別處有詳細(xì)介紹（參看深入閱讀資料3，4和5），這里不作討論。
圖10示出使用帶外抖動獲得SFDR的顯著提高，使用了深度（1,048,576點）FFT分析，這里AD6645以80 MSPS采樣速率對–35 dBm，30.5 MHz信號進(jìn)行采樣。注意，沒有抖動的SFDR大約為92 dBFS，與有抖動時的108 dBFS相比，實質(zhì)上提高了16 dB!
AD6645是ADI公司于2000年推出的ADC產(chǎn)品，至今仍然具有最好的SFDR性能。自從AD6645推出幾年來，在制造工藝和電路設(shè)計兩方面的提高產(chǎn)生出甚至更高性能的ADC，例如，ad9444/products/product.html">AD94443（14 bit，80 MSPS），AD94454（14 bit，105 MSPS/125 MSPS），
圖9. AD6645 DNL誤差曲線圖，無抖動和有抖動兩種情況
圖10. FFT曲線圖示出AD6645的SFDR，無抖動和有抖動兩種情況
圖11. A D9444, 14 bit, 80 MSPS ADC; fS=80 MSPS, fIN=30.5 MHz,信號幅度=-40 dBFS.
和AD94465（16 bit， 80 MSPS/100 MSPS）。這些ADC具有非常高的SFDR（對于70 MHz滿度輸入信號，典型值大于90 dBc）和低DNL。在一定輸入信號條件下，加入適當(dāng)?shù)膸舛秳有盘栠€可以提高SFDR。
圖11示出了AD9444的FFT曲線圖（有抖動和無抖動兩種情況）。可以看到，在給定的輸入條件下，加入的抖動將SFDR提高了25 dB。上述數(shù)據(jù)是使用ADI simADC™6程序和AD9444模型獲得的。
盡管圖10和圖11示出的結(jié)果相當(dāng)顯著，但不應(yīng)認(rèn)為在所有條件下加入帶外噪聲抖動總是會提高ADC的SFDR。我們重申，這種加抖動方法不會改善ADC前端電路的線性誤差。甚至對于一個接近理想的前端，抖動的影響也高度依賴于輸入信號的幅度和抖動信號本身的幅度。例如，當(dāng)信號接近ADC的滿度輸入范圍時，傳遞函數(shù)的INL可能會成為決定SFDR的限制因素，并且加抖動也不會有幫助。在任何情況下，用戶都應(yīng)當(dāng)仔細(xì)研究產(chǎn)品技術(shù)資料，在有些情況下可能會給出有抖動和無抖動數(shù)據(jù)，以及對于幅度和帶寬的建議。抖動可能成為新的中頻（IF）采樣ADC的一個內(nèi)置功能。
結(jié)論
在本文的討論中，我們考慮了對所有ADC都共同的折合到輸入端的噪聲。在精密、低頻測量應(yīng)用中，通過采用降低采樣速率和額外的硬件方法對ADC輸出數(shù)據(jù)進(jìn)行數(shù)字平均，可以減小這種噪聲的影響。雖然通過這種平均方法實際上可提高ADC的分辨率，但不會減小INL。只是小的折合到輸入端的噪聲才需要用平均方法提高分辨率；但是對于大的噪聲要求大量采樣進(jìn)行平均，以便減小噪聲。
在一些高速ADC應(yīng)用中，加入適當(dāng)范圍的帶外噪聲抖動可以減小ADC的DNL誤差并且提高其SFDR。但是，采用抖動噪聲方法對提高SFDR的效果高度依賴于選用ADC的特性。
致謝
感謝Microchip Technology公司Bonnie Baker先生和ADI公司Alain Guery先生對于本文的有益建議。
深入閱讀資料
1. Baker, Bonnie, “Sometimes, Noise Can Be Good,” EDN, February 17, 2005, p. 26.
2. Brannon, Brad, “Overcoming Converter Nonlinearities with Dither,” Application Note AN-410, Analog Devices, 1995.
3. Jung, Walt, Op Amp Applications, Analog Devices, 2002, ISBN 0-916550-26-5, p. 6.165, “A Simple Wideband Noise
Generator.” Also available as Op Amp Applications Handbook, Newnes, 2005, ISBN 0-7506-7844-5, p. 568.
4. Jung, Walt, “Wideband Noise Generator,” Ideas for Design, Electronic Design, October 1, 1996.
5. Kester, Walt, “Add Noise Dither to Blow Out ADCs’ Dynamic Range,” Electronic Design, Analog Applications Supplement,
November 22, 1999, pp. 20-26.
6. Ruscak, Steve and Larry Singer, “Using Histogram Techniques to Measure A/D Converter Noise,” Analog Dialogue, Vol. 29-2, 1995.