系統(tǒng)工作原理：系統(tǒng)上電后，F(xiàn)PGA控制單元首先對(duì)高幀頻CMOS傳感器內(nèi)部參數(shù)實(shí)現(xiàn)配置，配置完成后,高幀頻CMOS圖像傳感器開(kāi)始工作，通過(guò)內(nèi)部的光電轉(zhuǎn)換、模數(shù)轉(zhuǎn)換將外部鏡頭采集到的圖像轉(zhuǎn)換成數(shù)字圖像的幀頻信號(hào)、行頻信號(hào)、像素時(shí)鐘信號(hào)，并將圖像數(shù)據(jù)傳送給FPGA內(nèi)部的FIFO進(jìn)行緩存處理。為了提高數(shù)據(jù)的緩存處理速度，提高CPU的利用率，系統(tǒng)中采用了2個(gè)FIFO的乒乓操作來(lái)完成數(shù)據(jù)的緩存。經(jīng)過(guò)FIFO緩存處理后的圖像數(shù)據(jù)輸入到PCI-E圖像采集單元的DMA數(shù)據(jù)流，上位機(jī)軟件結(jié)合驅(qū)動(dòng)程序控制PCI-E采集單元，通過(guò)中斷操作觸發(fā)DMA操作，將數(shù)據(jù)通過(guò)DMA數(shù)據(jù)流傳輸?shù)接?jì)算機(jī)內(nèi)部存儲(chǔ)器中，上位機(jī)軟件實(shí)現(xiàn)圖像的處理與顯示，重現(xiàn)成像單元捕獲的圖像。
2 系統(tǒng)硬件
2.1高幀頻CMOS成像單元
　　高幀頻CMOS 成像單元主要由CMOS圖像傳感器與FPGA控制芯片組成。CMOS圖像傳感器是系統(tǒng)的成像部件，它是系統(tǒng)的“眼睛”，能夠捕獲高速運(yùn)動(dòng)物體的圖像，其電路輸出為數(shù)字信號(hào)圖像數(shù)據(jù)。本文中所采用的CMOS圖像傳感器是Cypress公司推出的產(chǎn)品LUPA-300，它將模擬圖像獲取、數(shù)字化和數(shù)字信號(hào)處理的功能集成在單一芯片中，分辨率為640×480；幀頻達(dá)到250幀/s，屬于高幀頻圖像傳感器，可以實(shí)現(xiàn)動(dòng)態(tài)目標(biāo)的跟蹤拍攝；動(dòng)態(tài)范圍為61 dB,采用多斜率積分最高可達(dá)到90 dB；內(nèi)部集成有4個(gè)獨(dú)立的模數(shù)轉(zhuǎn)換器(ADC)，采樣率為80 MS/s，集成的ADC提供10 bit的數(shù)字信號(hào)輸出，內(nèi)部有大量的寄存器和控制器，可以對(duì)傳感器的工作狀態(tài)進(jìn)行選取，實(shí)現(xiàn)實(shí)時(shí)調(diào)整；采用同步快門(mén)，具有隨機(jī)開(kāi)窗與亞采樣功能，可對(duì)片上任意感興趣的區(qū)域進(jìn)行讀取，并且每幀圖像可以讀取不同的區(qū)域。該傳感器的時(shí)鐘頻率可達(dá)到80 MHz。
　　LUPA-300供電要求比較復(fù)雜，需要提供6種電源：VDDA(模擬電源+2.5 V)、VDDD(數(shù)字電源+2.5 V)、VPIX(像素電源+2.5 V)、VRES(復(fù)位電源+3.3 V)、VMEM_H(像素存儲(chǔ)電源+3.3 V)、VADC(ADC電源＋2.5 V)。由于需要電源較多，在電路設(shè)計(jì)中考慮到元件的管腳分布情況，盡量做到電源和地到相應(yīng)的管腳距離最短。同時(shí)為了保證傳感器工作穩(wěn)定，在位于傳感器底座下方的TOP層進(jìn)行了大面積鋪地。出于冗余保護(hù)的考慮，傳感器的所有供電管腳都并接了2個(gè)0.1 μF和0.01 μF電容。為了使傳感器正常成像，選用F=50 mm的V5013標(biāo)準(zhǔn)鏡頭。外殼由鋁制材料加工而成，正中心位置提供鏡頭接口。
2.2 時(shí)序控制與自動(dòng)化參數(shù)配置
??? LUPA-300圖像傳感器內(nèi)部有16個(gè)寄存器，地址從0000～1111，每個(gè)寄存器有16位，其中高4位代表寄存器的地址，低12位是寄存器的數(shù)據(jù)，每一位都有特定的含義，通過(guò)改變每一位的數(shù)值就可以改變LUPA-300的功能特性。LUPA-300傳感器提供了專用的SPI總線接口，設(shè)計(jì)中采用FPGA與圖像傳感器之間通過(guò)SPI總線傳輸協(xié)議實(shí)現(xiàn)對(duì)LUPA-300圖像傳感器內(nèi)部參數(shù)的配置。SPI總線的工作時(shí)序如圖2所示，每個(gè)數(shù)據(jù)有16位，后4位（bit<15:12>）為地址位,對(duì)應(yīng)于CMOS圖像傳感器內(nèi)部寄存器的地址，前12位（bit<11:0>）為數(shù)據(jù)位，對(duì)應(yīng)于系統(tǒng)成像單元的成像參數(shù)。

　　為了方便地更改傳感器內(nèi)部參數(shù)，以根據(jù)不同需求來(lái)改變傳感器的工作狀態(tài)，系統(tǒng)采用了串行通信。上位機(jī)通過(guò)串行通信向FPGA發(fā)送數(shù)據(jù)，F(xiàn)PGA接收到數(shù)據(jù)后對(duì)數(shù)據(jù)進(jìn)行處理，一方面將接收到的數(shù)據(jù)反饋給計(jì)算機(jī)，檢驗(yàn)數(shù)據(jù)的正確性；另一方面通過(guò)SPI總線將數(shù)據(jù)傳送到圖像傳感器內(nèi)部，實(shí)現(xiàn)內(nèi)部參數(shù)的改變。結(jié)構(gòu)原理圖如圖3所示。

?

2.3 FPGA控制單元
　　FPGA控制芯片是系統(tǒng)的“指揮中心”，也是系統(tǒng)設(shè)計(jì)中的一個(gè)核心器件，用以協(xié)調(diào)整個(gè)系統(tǒng)的工作，其作用貫穿于整個(gè)系統(tǒng)。完成的主要功能包括：(1)進(jìn)行自身的I/O口和有關(guān)功能控制寄存器的初始化；(2)系統(tǒng)上電后完成對(duì)高幀頻CMOS圖像傳感器的圖像參數(shù)配置；(3)內(nèi)部FIFO資源實(shí)現(xiàn)高速圖像數(shù)據(jù)的緩存處理；(4)為PCI9054接口芯片提供外部中斷信號(hào)及DMA控制時(shí)序； (5)接收計(jì)算機(jī)的控制命令控制整個(gè)系統(tǒng)的功能實(shí)現(xiàn)。本系統(tǒng)選用Xilinx公司的XC2S200,片內(nèi)集成有56 KB的Block RAM, 4個(gè)延遲鎖相環(huán)DLL(Delay-locked Loop)。
　　XC2S200能兼容多種I/O電壓，并且具有豐富的I/O引腳。核心電壓為＋2.5 V，設(shè)計(jì)中采用的I/O電壓為＋3.3 V。
2.4 圖像采集單元
　　為了實(shí)現(xiàn)對(duì)CMOS相機(jī)大容量、高速圖像數(shù)據(jù)記錄，要求數(shù)據(jù)采集系統(tǒng)具有數(shù)據(jù)傳輸效率高、傳輸延時(shí)低、系統(tǒng)集成度高、系統(tǒng)可維護(hù)性高等特點(diǎn)。本系統(tǒng)采用PCI-E總線實(shí)現(xiàn)數(shù)據(jù)的傳輸，PCI-E采用了目前業(yè)內(nèi)流行的點(diǎn)對(duì)點(diǎn)串行連接，比起PCI以及更早期的計(jì)算機(jī)總線的共享并行架構(gòu)，每個(gè)設(shè)備都有自己的專用連接，不需要向整個(gè)總線請(qǐng)求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個(gè)很高的頻率，達(dá)到PCI所不能提供的高帶寬。相對(duì)于傳統(tǒng)PCI總線在單一時(shí)間周期內(nèi)只能實(shí)現(xiàn)單向傳輸，PCI-E的雙單工連接能提供更高的傳輸速率和質(zhì)量，它們之間的差異跟半雙工和全雙工類似。
　　系統(tǒng)采用PCI-E插卡實(shí)現(xiàn)圖像數(shù)據(jù)的采集，采集單元主要由采集接口電路與圖像采集卡組成。采集接口電路與硬件的數(shù)據(jù)總線和控制總線相連，并提供采集單元的標(biāo)準(zhǔn)數(shù)據(jù)接口；采集單元通過(guò)采集接口電路與系統(tǒng)的控制總線和數(shù)據(jù)總線相連。PCI-E接口芯片采用PLX公司的專用接口芯片PEX8311來(lái)實(shí)現(xiàn)^[4]。PEX8311是PLX公司推出的第一款從PCI-E總線到本地總線的接口芯片，它完全符合PCI-E1．0規(guī)范，支持熱插拔功能，并且其本地端寄存器與PLX公司PCI系列接口芯片基本兼容，這為使用PLX公司產(chǎn)品的用戶開(kāi)發(fā)PCI-E接口提供了方便。PEX8311在PCI-E端實(shí)現(xiàn)了×1的PCI-E接口，2對(duì)差分線分別負(fù)責(zé)發(fā)送和接收數(shù)據(jù)，一對(duì)參考時(shí)鐘差分線供PCI-E接口的通信雙方在訓(xùn)練時(shí)建立連接使用，接口的單向數(shù)據(jù)傳輸率為2．5 Gb/s，由于串行數(shù)據(jù)采用8 bit/10 bit編碼，其有效總線帶寬為256 MB/s；本地端為32 bit、66 MHz的1．ocal Bus，總線帶寬為264 MB/s。
3 系統(tǒng)軟件
3.1 驅(qū)動(dòng)程序
??? PCI-E總線與PCI總線在軟件層是完全兼容的，因此，PCI-E卡驅(qū)動(dòng)程序的開(kāi)發(fā)過(guò)程與PCI設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)過(guò)程是一樣的，本設(shè)計(jì)開(kāi)發(fā)了PCI-E卡的WDM 驅(qū)動(dòng)程序。
??? 驅(qū)動(dòng)程序的開(kāi)發(fā)選用Comppuware公司的開(kāi)發(fā)工具包Driver Studio，Driver Studio開(kāi)發(fā)工具包簡(jiǎn)化了Windows平臺(tái)下設(shè)備驅(qū)動(dòng)程序的開(kāi)發(fā)、調(diào)試以及測(cè)試，它包括VtoolsD、DriverWorks和SoftICE等開(kāi)發(fā)工具。該軟件包是基于C/C++的，支持Borland C++和Visual C++，使用和維護(hù)都比較方便，它可以集成到Visual C++環(huán)境中，針對(duì)特定的應(yīng)用生成相應(yīng)的驅(qū)動(dòng)程序框架，在編程中采用面向?qū)ο蟮木幊谭椒?，極大地提高了編程效率。
　　驅(qū)動(dòng)程序主要完成的功能：(1)設(shè)備的初始化，找到所要控制的硬件,在驅(qū)動(dòng)程序?qū)ο笾性O(shè)置驅(qū)動(dòng)程序分發(fā)例程的程序入口點(diǎn)；建立所有驅(qū)動(dòng)程序?qū)ο蠡蚱渌到y(tǒng)資源； (2)創(chuàng)建設(shè)備對(duì)象,利用AddDevice函數(shù)創(chuàng)建了一個(gè)設(shè)備對(duì)象，并將其連接到以PDO為底的設(shè)備堆棧中；(3)中斷的響應(yīng)與處理，完成了對(duì)外部硬件中斷的響應(yīng)，并將中斷信息傳遞給應(yīng)用程序，通過(guò)應(yīng)用程序?qū)崿F(xiàn)一定的功能；(4)DMA操作，完成DMA的讀寫(xiě)操作，并在DMA傳輸結(jié)束后產(chǎn)生DMA中斷，通過(guò)響應(yīng)的DMA中斷處理將傳輸?shù)臄?shù)據(jù)發(fā)送到外部總線或應(yīng)用程序。
3.2 上位機(jī)軟件
　　上位機(jī)應(yīng)用程序使用Visual C++開(kāi)發(fā)，采用Visual C++的MFC框架，編寫(xiě)一個(gè)多線程圖像采集與處理程序。為了方便用戶操作，創(chuàng)建了一種基于對(duì)話框的應(yīng)用程序，用戶只需要控制相關(guān)的按鈕及菜單即可實(shí)現(xiàn)圖像采集的相應(yīng)功能。應(yīng)用程序主要完成的功能包括：(1)傳輸計(jì)算機(jī)指令到采集單元，對(duì)系統(tǒng)硬件進(jìn)行控制；(2)配置數(shù)據(jù)采集卡，采集處理FIFO輸出的數(shù)據(jù)；(3)進(jìn)行簡(jiǎn)單的圖像處理與分析； (4)對(duì)采集數(shù)據(jù)的硬盤(pán)存儲(chǔ)與圖像恢復(fù)顯示。軟件流程如圖4所示。

?

4 實(shí)驗(yàn)結(jié)果
　　系統(tǒng)測(cè)試過(guò)程中，整個(gè)系統(tǒng)通過(guò)PCI-E插槽與計(jì)算機(jī)相連，通過(guò)上位機(jī)軟件控制系統(tǒng)硬件電路工作，并通過(guò)PCI_E總線傳輸獲取圖像數(shù)據(jù)進(jìn)行顯示，系統(tǒng)在全幀模式(640×480)下對(duì)實(shí)際目標(biāo)進(jìn)行了實(shí)時(shí)跟蹤拍攝，拍攝到的圖像如圖5所示。

?